Cómo calcular la impedancia diferencial para un diseño de pila

Navega tus respuestas
0

El diseño es básicamente una copia de un diseño de referencia. Utilicé algunas herramientas diferentes para calcular la impedancia de traza con resultados diferentes. Si bien el fabricante utiliza Si9000, el resultado no coincide con lo que obtienen las otras herramientas.

Las preguntas son:

  • ¿Cuál de los resultados a continuación es exacto?
  • Si el diseño de referencia no es tan preciso en el control de impedancia, ¿cómo evaluar el efecto de la falta de coincidencia en la PCB real que produce?

Las preguntas se encuentran principalmente en el elemento de impedancia diferencial de la capa interna [4] a continuación.

Detalles:

En la lista a continuación, [1] es la información de acumulación de diseño de referencia; [2] y [3] son los procesos para obtener el resultado lo suficientemente cerca del objetivo de diseño de referencia para saber que la herramienta es válida; y [4] es el cálculo en cuestión porque es 5% más alto que el objetivo o 10% más bajo.

  • [1] La información de la pila de referencia se lee de un archivo original .brd con un "Allegro Free Physical Viewer 17.2 ". La captura de pantalla es como se muestra en la imagen q1-pro-pcb.png . Como también se señala en la imagen, los cálculos posteriores se encuentran en: [2] impedancia de extremo único de capa superior; [3] impedancia diferencial de capa superior; [4] Impedancia diferencial de capa interna.

  • [2] Calcule la impedancia final de la señal de la capa superior: dos herramientas dan Zo=48 y Zo=47 . Suponiendo que ambos son lo suficientemente precisos.

    • [2.1] Al usar "Saturn PCB Toolkit V7.04", establecido W=3.5, H=2, F=500MHz, T=1.05, Er=4.5 , el resultado es Zo=48 Ohms . Esto es lo suficientemente cerca del objetivo de 50 Ohms. Da un Effective Er=3.12 .
    • [2.2] Utilizando la calculadora de impedancia de Montaro en línea , elija Microstrip Zo . Establece w=3.5, t=1.05, h=2, Er=3.12 , el resultado es Zo=46.3 . Cambie a t=1.0 , el resultado es Zo=46.9 .

  • [3] Calcule la impedancia diferencial de la capa superior:

    • [3.1] Usando Montaro, elige Microstrip Zdiff . Establecer w=3, d=6.5, t=1, h=2, er=3.12 . El resultado es Zd=100.6 .

  • [4] Calcule la impedancia diferencial de la capa interna:

    • [4.1] Usando Montaro, elige Asymmetric Zo . Establece w=3, t=1, h=3, h1=10, er=3.12 , el resultado es Zo=57.143 . Luego elija Zdiff from Zo , establezca Zo=57.143, d=7, h=14 , el resultado es Zd=104.984 .
    • [4.2] Usando el "Solucionador de campo de línea de transmisión de PCB Polar Si9000 v7.1.0", establezca H1=10, H2=4, Er1=Er2=4.5, S1=7, W1=W2=3, T1=1 , el resultado Zdiff=90.02 . Consulte la imagen q42-polar-si9000.png .
pregunta minghua

1 respuesta

2

Todos los resultados son precisos para los supuestos y parámetros que ingresa. Como veo, se tomó la libertad de usar valores casi arbitrarios para la constante dieléctrica, desde 2.45, 3.11-12, hasta 4.5. Y el 5% o el 10% no hace ninguna diferencia y, por lo general, es imposible cumplir con los primeros cálculos, si es que alguna vez.

Lo que debe hacer es obtener su fabricante de PCB preferido y solicitar su apilamiento, espesor de cobre, espesor de prepeg y constante dieléctrica preferibles. Con sus tolerancias de fabricación garantizadas. A continuación, elija alguna geometría de traza razonable. No se olvide de notificar a la casa sobre el "diseño controlado por impedancia", una buena casa corregirá el ancho de sus trazados para la sobrecarga, por lo que el ancho final será el especificado. E incluya varias variantes de cupones de prueba, con puntos de acceso a un VNA. Si realmente cree que necesita trazas con una coincidencia mejor que el 10% (o tiene algún administrador paranoico), pruebe sus cupones para determinar la impedancia, y si no cumple con sus expectativas, corta el tablero y verifica las dimensiones de la traza , y ya sea volver a la casa de fabricación, o hacer los ajustes necesarios. Y gira otra tabla, hasta que tengas la impedancia correcta.

    
respondido por el Ale..chenski

Lea otras preguntas en las etiquetas

Teoría detrás de una batería paralela con diodo Nivel lógico para el sistema más bajo que el nivel lógico recomendado por IC