Soy muy nuevo en ingeniería eléctrica. En un examen reciente, tuvimos un circuito con dos chanclas JK conectadas en serie entre sí. El circuito está al lado del punto, sin embargo.
Ambos flip-flops fueron activos-altos y tuvieron un retardo τ que fue una octava parte del período de un ciclo de reloj. (En otras palabras, el tiempo durante el cual el reloj estuvo alto fue igual a 4τ.)
Lo que significa que el ciclo del reloj fue lo suficientemente largo para que cada flip-flop se actualice hasta cuatro veces.
En el examen, las señales de ambos flip-flops J y K se alternaron varias veces mientras el reloj estaba alto, de modo que, si los flip-flops cambian de estado en respuesta a una señal alta en el reloj, los flip-flops actualizarían el estado varias veces antes de que la señal del reloj cayera a cero.
Mi pregunta es: cuando alguien dice que un circuito está activo a nivel alto, ¿el circuito lee la entrada para determinar su estado solo cuando la señal del reloj aumenta? ¿O responde el circuito a los cambios en sus pines de entrada siempre que la señal del reloj sea alta, independientemente de que la señal del reloj esté aumentando o sea constante?