Estoy interesado en aumentar la velocidad de transmisión en Cat5 para un proyecto personal. (Se elegirá Cat5 / 5e / 6 debido a sus propiedades y disponibilidad, pero no se utilizará de manera estándar)
En cualquier caso, lo que me interesa es usar "bits de varios niveles" por reloj de transmisión. La comunicación digital casi siempre usa un solo bit por reloj.
Por ejemplo, el uso de un solo bit (0 o V) en cat5 a 100MHz solo permite una velocidad de datos de 100Mbits. El uso de 4 bits permite una tasa efectiva de 400Mbits / TP (o superior a Cat6a, 2GB / TP). Para mi proyecto esto es significativo.
Obviamente, agregar más bits por reloj aumenta la complejidad y disminuye la inmunidad al ruido, pero creo que podría hacerse con algunas puertas lógicas y funcionará para mi aplicación en particular.
Dado que las señales serán diferenciales, parece que puede ser bastante fácil en el lado de la tx al no tener en realidad una de las líneas como las imágenes de espejo sino independientes. La inmunidad al ruido todavía se mantendrá debido a la naturaleza diferencial.
Esencialmente en cada extremo de la línea tendremos DAC de 4 bits (para tx) y ADC (para rx) para convertir desde y hacia la representación de múltiples niveles.
Mi pregunta es que, además del costo y la complejidad agregados (que no parecen ser tan buenos?), ¿existen otras razones por las que es malo?
Concluyo que no parece haber pérdida de inmunidad al ruido:
-
Se utiliza señalización diferencial asimétrica. El ruido externo se cancelará exactamente de la misma manera cuando se use una señalización simétrica diferente (asumiendo que el ruido no depende del voltaje en el cable)
-
Los márgenes de ruido pueden mantenerse igual simplemente amplificando y atenuando la señal antes y después de la transmisión. Por ejemplo, normalmente se utilizan 0-3.3v. Podemos amplificar esto a 0-26.4V, lo que dará la misma distancia entre cada nivel (3.3V). Por supuesto, el costo es 8 veces la potencia de transmisión, pero esto probablemente sería similar a cuando se usa una velocidad de un solo bit / reloj que es 8 veces mayor.
Por lo tanto, lo mejor que puedo decir es que el costo real de lograr un orden de magnitud en el rendimiento es de unos pocos dólares en partes. (un tx monolítico y un rx ic reducirían la complejidad a cerca de 0).
¿Hay algún inconveniente real además de lo que he enumerado? Básicamente, ¿cuáles son los inconvenientes prácticos?