Anteriormente, he diseñado un PCB que incorpora este chip ADC . Tiene un bus digital de 10 señales, algunas de las cuales son de 40MHz.
Ahora mismo tenemos una PCB de cuatro capas y el ADC está conectado directamente a un FPGA Spartan-S6 con un rastro de ~ 1.5 ", que se ejecuta sobre un plano de tierra. El sistema funciona bien tal como está, a pesar de mis 0 conocimientos de diseño digital de alta velocidad.
Ahora, sin embargo, necesitamos separar el ADC y el FPGA en dos PCB separados. Así que vamos a necesitar 10 señales digitales (unos 40 MHz) que viajen a 10 ". Preferiría minimizar la radiación del cable. Las entradas de ADC de alta impedancia ya están protegidas, pero creo que es importante tener en cuenta la EMI continuamente.
Preguntas:
- ¿Qué tipo de conector / conjunto de cable utilizar? El mundo de los conectores es abrumador para mí. ¿Son suficientes los cables de cinta IDC a 40MHz? ¿Necesito líneas de transmisión de 50 ohmios? ¿Esas elegantes cintas mini-coaxiales? ¿Puedo usar algo estándar de la industria que esté premontado y que no cueste una fortuna?
- ¿Mi FPGA (y especialmente el ADC) podrá manejar el cable de 10 "? La lógica es de niveles de 3.3V. La hoja de datos del ADC estoy bastante segura ni siquiera menciona fuerza de la unidad. Sin embargo, en la sección de tiempo especifican 100Kohm cargas de salida.
- ¿Necesito modificar el diseño de otra manera que simplemente reemplazar la conexión directa con un cable más largo? ¿Cuánto necesito saber sobre las líneas de transmisión para resolver este problema? Por ejemplo, he escuchado a personas hablar sobre la terminación de las señales FPGA que son importantes.
Sé que SE odia las preguntas generales ... pero aún sigo en mi educación en EE. De momento, esta es la cosa más complicada en la que he trabajado.