Entendiendo la multiplexación digital

0

Tal como lo entiendo, los multiplexores digitales contienen múltiples entradas (2 ^ N), una salida y N líneas de selector. Las líneas de selección se utilizan para seleccionar qué entrada se asigna a la línea de salida. Entonces entiendo que un demuxer toma una sola línea de entrada y, según las líneas del selector, asigna la entrada a una de las múltiples salidas. Entonces, asumiendo que lo anterior es correcto, mi pregunta es cómo usar un par mux / demuxer para cambiar la señal de comunicación paralela de 16 líneas a 1 señal mux, y luego volver a trabajar con una señal paralela de 16. ¿Cómo sabría el demuxer las señales del selector a usar para cambiar la señal mux? ¿Necesita ejecutar la línea de señal combinada con las líneas de señal del selector juntas para que el demuxer sepa la asignación correcta?

    
pregunta Jarrod Christman

3 respuestas

2

Hay tres escenarios que veo:

  1. Las líneas del selector o bien se ejecutarán con la línea de datos (como sugirió)
  2. La selección proviene de una entidad externa que se alimenta de ambos , el MUX y el DMUX
  3. Las líneas de selección están controladas por una entidad sincronizada, p. ej. un reloj o un contador alimentado por un reloj.
respondido por el user42941
1

Suponga que tengo un contador de 4 bits en ambos extremos con las líneas de salida de estos contadores conectados a las líneas de selección. Ahora lo que necesito es un reloj síncrono para hacer lo que quiero.

Esto se denomina multiplexación por división de tiempo (TDM) y para una comunicación adecuada, la velocidad de reloj debe ser al menos 16 veces mayor que la velocidad de señal máxima.

    
respondido por el nidhin
0

La forma en que se logra la sincronización depende del contexto.

Dentro de una placa o pieza de equipo, los contadores se podrían restablecer en común y sincronizarse, o las líneas de dirección se podrían usar en común en ambos extremos. En el caso de las líneas de direcciones compartidas, se podrían compartir entre multiplexores múltiples.

Cuando las comunicaciones se realizan a través de un enlace en serie o se codifican en un flujo de datos USB de orden superior o en cualquiera de los muchos protocolos de comunicaciones, se requiere un medio para regenerar la sincronización relativa en cada extremo. Esto se puede hacer de muchas maneras, pero comparten en común la capacidad de identificar el inicio de la trama y los valores de los bits individuales (generalmente binarios de 2 niveles, pero no siempre).

Related:

Hace mucho (mucho tiempo) (proyecto de tesis) construí un sistema que aceptaba un gran número de señales analógicas (de líneas telefónicas) y las multiplexaba en un número menor de detectores de tonos. Esto se hizo con multiplexores de compuerta de transmisión CMOS estándar (CD4051 8: 1) en cada extremo combinados para hacer una entrada N x M Mux de salida según sea necesario, donde M de los N canales se conectaron al "bus" en los intervalos de tiempo seleccionados y la salida a los detectores de tonos M. Como todo esto estaba dentro de una sola pieza del equipo, las señales de reinicio y la sincronización se podrían distribuir según sea necesario. Los detalles se detallan, pero parece probable que a cada canal de entrada se le pueda asignar una dirección de un decodificador de tono de salida y su correspondiente intervalo de tiempo. Se proporcionó una muestra y retención muy básicas en cada salida de mux para reconstituir la señal. El bus común de este sistema fue 'fuin' para observar en un alcance. Si se transfiriera, por ejemplo, una única onda sinusoidal, se podría ver ocupando espacios de tiempo en el espacio con espacios de ancho de 1 / Mth del tiempo total del cuadro. Se pudieron observar varias señales a la vez. Con muchos canales en uso al mismo tiempo, el bus parecía ser "ruido" y las señales se transferían de extremo a extremo de forma transparente.

Se puede crear un sistema de ejemplo muy simple con un enlace serie con, por ejemplo, 2 x CD4051 como mux y demux y un contador en cada extremo. Para un sistema de 8 canales, el contador puede organizarse de modo que un alto en el bit 4 produzca un retraso en la señal del reloj y, por ejemplo, un alto en el bus, de modo que el extremo lejano vea un "1" continuo / alto. Este nivel alto se puede utilizar como reinicio del contador, de modo que los contadores se reinician y sincronizan. La sincronización puede derivarse de la señal de datos o enviarse por separado.

    
respondido por el Russell McMahon

Lea otras preguntas en las etiquetas