¿Debería haber algún plano de tierra de PCB bajo un oscilador de 16 MHz?

Elegir cortes de tierra en base a la velocidad de la señal es solo una parte de la historia. El oscilador y las "señales de alta velocidad" de las que habla el enlace, son situaciones diferentes.

Se recomienda que el oscilador utilice un diseño de circuito específico. Este es un circuito muy pequeño. Siga la hoja de datos. Un plano de tierra adyacente introduciría mucho C al suelo. Es probable que el oscilador requiera ciertas relaciones de capacitancia y que la capacitancia máxima funcione correctamente, de ahí su recomendación. En las frecuencias involucradas, para las longitudes de línea mostradas, todo funciona, no se preocupe, solo siga la hoja de datos. La declaración "para minimizar los parásitos" confirma que es el exceso de capacidad lo que les preocupa. Incluso si no detiene la oscilación, el exceso de C aumentará el consumo de energía, lo que podría ser un problema en los diseños de menor potencia.

Las 'Señales de alta velocidad' que cruzan un plano de tierra de un IC a otro deben tener cerca una ruta de retorno de corriente bien definida. La forma más sencilla de hacerlo es con un plano de tierra intacto debajo. Hay otros métodos, si sabes lo que estás haciendo, pero el plano de tierra ininterrumpido es fácil de hacer y siempre funciona. Si introduce pausas o cortes en el plano de tierra, esto interrumpe el flujo de la corriente de retorno, lo que puede causar todo tipo de problemas que pueden ser bastante difíciles de diagnosticar.

Es importante que cuando elimine un parche del plano de tierra debajo de su oscilador, no enrute una señal de alta velocidad diferente a través de esa área, tanto por problemas con la integridad de esa señal como por problemas potenciales de interferencia a / desde tu oscilador.

Los requisitos generales de AFAIK para cualquier circuito XTAL pasivo son los mismos: la rama XTAL debe estar aislada del resto tanto como sea posible, ya que es fundamental evitar los parásitos. Generalmente estos son:

• Los componentes deben colocarse lo más cerca posible del IC, con trazas cortas
• No hay rastros de alta velocidad que pasen cerca o debajo
• Evite la interferencia / acoplamiento entre rastros
• La parte GND debe estar aislada de la GND "general". Si se usa el plano, debe estar separado por espacio (incluso del plano "general" GND)
• A veces se recomienda el uso de un anillo de guarda - ruta GND con vías (ver ejemplo de STM AN2867)

En cuanto a las diversas técnicas, creo que es mejor averiguar por qué (requisitos) y luego decidir qué se ajusta y qué no.

Dado $$ Tjitter = Vnoise / SlewRate $$ y $$ SlewRate = 2 * pi * 16MHz * 1volt = 100 voltios / uS $$ necesita identificar el Tjitter tolerable y ser realista sobre el dB / dT (cambio en interferencia magnética cerca de XTAL / Cpi1 / Cpi2 / MCUGND / MCUVDD / XTALin / XTALout).

Suponga que su PCB tiene SwitchingReg con un timbre discontinuo de 100MHz de amplitud de 0.1 amps, 1 cm desde la XTAL / Cpi. La profundidad de la piel puede atenuar seriamente 100MHz, dependiendo de la dirección de llegada a 1 cm por 1 cm de área XTAL / Xpi.

Usando $$ Vinduce = MU0 * MUr * Área / (2 * pi * distancia) * dI / dT $$ el $$ Vnoise inducido = 2e-7 * 1cm * 1cm / 1cm * (0.1 * 628e + 6) $$

Vnoise es 2e-7 * 0.01 * 63e + 6 = 126 e-7-2 + 6 = 126e-3 = 0.126 voltios.

El Jitter XTAL resultante, fuera del circuito sinchal de onchip es como antes $$ Tj = Vnoise / SlewRate $$ = 0.126 voltios / 10 ^ + 8volt / s = 10 nanosegundos * 0.126 = 1.26 nanosegundos.

¿Puede su sistema tolerar 1,26 nanosegundos de fluctuación de fase, causado por el SwitchReg cercano que altera los voltajes XTAL?

A 16MHz, período 66 ns, el jitter de 1,3 ns es del 2%.