Volviendo a un libro de datos de 1994, tengo datos para el AD565A.
No hay una tasa de muestreo especificada para esta parte porque no tiene entradas de reloj.
Es un DAC sin formato, sin ninguna lógica de soporte digital. Cada entrada digital se conecta directamente a un interruptor entre Vref y Ground. ¡Puedes cambiar los pines de entrada como quieras!
Lo que se especifica para TI es el tiempo de establecimiento:
- del 10% al 90% en 30ns (lo que significa que puede obtener salidas de alta velocidad con una precisión MUY limitada) y
- a 1 / 2LSB (es decir, precisión total) dentro de 250 ns.
La última es la especificación más útil. Impone un límite de velocidad superior útil de frecuencia de muestreo de 4 MHz. Pero tenga en cuenta que, para ser útil a esta velocidad, necesitará una muestra y retención externas, de lo contrario verá una gran cantidad de artefactos de conmutación en su salida mientras la salida se asienta en el nuevo valor.
Y necesita agregar el tiempo de muestreo del S + H al propio tiempo de establecimiento del DAC, y esto reduce aún más la tasa de muestreo útil, por ejemplo. con 50 ns de tiempo de muestreo + 250 ns tiempo de establecimiento, el período mínimo es de 300 ns o la frecuencia de muestreo es de 3,3 MHz. (Una nota adicional: diseñar un S + H preciso y rápido es un ejercicio en sí mismo).