Cómo dimensionar transistores CMOS

Navega tus respuestas
0

Soy nuevo en la tecnología CMOS y estoy tratando de aprender sobre las puertas lógicas de CMOS. Tengo un problema con el tamaño de los transistores. Por lo que pude entender, la idea principal es obtener tiempos de subida y caída iguales. Pero, por ejemplo, ¿cómo se puede lograr tal cosa en una puerta NOR? Si ambos transistores nMOS están ENCENDIDOS, el capacitor se descargará más rápido que si solo uno de los transistores nMOS estuviera ENCENDIDO. ¿He entendido algo mal?

    
pregunta SebiSebi

2 respuestas

2

Aquí está el NOR al que probablemente se hace referencia:

EnelestadodondelasseñalesCyDsonaltas,ambostransistoresNMOSinferioresestánencendidosy,porlotanto,descarganelnodo"Out" más rápido de lo que podría hacerlo un solo NMOS (en el caso de cuando solo uno de C o D es alto ).

Básicamente no te preocupas por eso, porque hay otros efectos más dominantes. Y para obtener el efecto más rápido, tanto C como amp; D debe llegar sincrónicamente dentro del tiempo de subida (ps para procesos avanzados).

El problema más grande surge en el caso de los transistores PMOS superiores que son ~ 2.2X más lentos que los NMOS y, por lo tanto, son el factor limitante para la velocidad más alta. Debido a que están en serie, para que coincidan con estos transistores, los anchos deben ser 2X (serie) 2.2X (conductancia) = ~ 4.5X más anchos para la misma Gm. Esto domina en gran medida el área utilizada, así como los números de Fan-in. Este efecto de abanico será un efecto dominante también.

Todos los números de tiempo asociados (retrasos de propagación) son números que deben cumplir, o están garantizados. Si el dispositivo cambia más rápido en ciertas condiciones, entonces no importa y no está diseñado para ello.

O puedes usar una estructura diferente.

    
respondido por el placeholder
1

En tal caso, debe considerar el peor de los casos, es decir, solo un transistor activo en la red desplegable y, por supuesto, debe tener en cuenta la conexión en serie de dos transistores PMOS en la red de extracción.

El diseño debe usar el inversor como referencia para el peor de los casos, para que tenga los mismos retrasos.

Por supuesto, para algunas transiciones, la puerta será más rápida que el inversor.

    
respondido por el Mario

Lea otras preguntas en las etiquetas

Cable de tierra en un accesorio de iluminación de metal regulable por capacitancia personalizado ¿Por qué mi circuito de amplificador operacional siempre da una salida cercana a cero?