Afortunadamente tengo los libros de las series 74HCxx y 74ACxx, que muestran la lógica interna de los circuitos integrados 74HC161. Como un solo IC, el pin CET (conmutador de habilitación de conteo) debe ser alto para que se pueda contar un pulso de reloj en el CEP (pulso de habilitación de conteo).
1) El Pin TC es alto solo en la cuenta completa, y para múltiples contadores se conecta a la entrada CET de la siguiente etapa (IC). Internamente, el CET bloquea la entrada CEP y va a una entrada Y de 5 entradas, cuya salida es el pin TC. Esta compuerta AND genera un nivel lógico alto solo si el conteo está completo y la entrada CET es alta debido a que el escalón anterior se realizó en el conteo completo. CET = alta contará. Es un esquema de seguimiento anticipado en el sentido de que la lógica interna de cada IC se asegura de que la siguiente etapa cuente en uno si la etapa anterior es total.
3) Dado que el pin CET envía una señal a todas las etapas posteriores, cualquier contador de "siguiente etapa" que se encuentre en el conteo completo pasará a "0000". Esta acción de 'roll-over' se detiene en el primer contador que no está en el conteo completo. En su lugar, contará por uno. Debido a que no tiene CET = alto, la siguiente etapa no contará, sino que mantendrá su valor actual.
4) De esta manera, una cadena de estos circuitos integrados contará desde cero correctamente, y cuando todos ellos alcanzar el conteo máximo, todos se desplazarán a cero al mismo tiempo , y continuarán contando siempre y cuando los pulsos del reloj continúen.
5) Este esquema de seguimiento anticipado funciona porque a medida que la siguiente etapa se cuenta (o se desplaza a cero), la etapa anterior, que se realizó con la cuenta completa con el pin TC alto, también se desplaza a cero. Es por eso que el pin TC se establece alto antes del siguiente pulso de reloj (en la cuenta completa), de ahí la descripción y el método de "anticipación".