¿Cómo minimizar el efecto de la falta de coincidencia de voltaje de umbral de un espejo de corriente?

0

Considere el espejo actual a continuación. Como puede ver, el circuito se ve afectado por una falta de coincidencia de voltaje de umbral, modelada por \ $ V_ {mm} \ $. Quiero minimizar el efecto de la falta de coincidencia y dimensionar el circuito en consecuencia.

Desde mi punto de vista, lo que hay que hacer es ajustar la longitud de los MOSFET, debido al efecto de canal corto, que causa una disminución del voltaje de umbral al disminuir la longitud. Dado que \ $ V_ {mm} \ $ es desconocido, es imposible diseñar la longitud de manera que la falta de coincidencia sea compensada. Por lo tanto, lo mejor sería aumentar la longitud de ambos transistores para aumentar su voltaje de umbral, hasta que el efecto de canal corto ya no sea perceptible. Entonces, un desajuste tendría el menor efecto en el circuito.

¿Mi razonamiento anterior es correcto? ¿Hay algo más que pueda hacer para disminuir el efecto de la falta de coincidencia?

simular este circuito : esquema creado usando CircuitLab

EDITAR: Con respecto a la influencia de la longitud efectiva del canal en el voltaje de umbral:

  

Un fenómeno interesante observado en transistores escalados es la dependencia del voltaje de umbral   en la longitud del canal. Como se muestra en la Fig. 17.5, los transistores fabricados en la misma oblea pero con diferentes   longitudes de rendimiento inferior V   TH   a medida que L disminuye. Esto se debe a que las regiones de agotamiento asociadas con la fuente   y las uniones de drenaje sobresalen considerablemente en el área del canal, lo que reduce la carga inmóvil   eso debe ser fotografiado por la carga en la puerta (Fig. 17.6). En otras palabras, parte de la carga inmóvil en   Ahora se toma una imagen del sustrato por la carga dentro de las áreas de la fuente y el drenaje en lugar de por la carga en   la puerta Como resultado, el voltaje de compuerta requerido para crear una capa de inversión disminuye. Ya que el canal   La longitud no se puede controlar con precisión durante la fabricación, este efecto introduce variaciones adicionales en   V   . La implicación de este fenómeno en el diseño analógico es que si la longitud de un dispositivo aumenta   para lograr una impedancia de salida más alta, entonces el voltaje de umbral también aumenta hasta 100   a 200 mV. [Razavi]

    
pregunta Daiz

3 respuestas

2
  

¿Cómo minimizar el desajuste de tensión de umbral de un espejo de corriente?

     

Quiero minimizar el efecto de la falta de coincidencia ...

Minimizar el desajuste y minimizar el efecto del desajuste son dos cosas diferentes.

para el primero, no hay otra opción que no sea una topología diferente, preselección / clasificación de transistores antes de ponerlos en un circuito, o en el caso de un IC, uniformidad del proceso.

para este último, hay más opciones disponibles, como degeneración.

Probablemente quieras elegir uno de los dos para una discusión más profunda.

    
respondido por el dannyf
1

Tu razonamiento es correcto. Sin embargo, debe tener en cuenta que al aumentar L (o disminuir W), el voltaje de saturación aumentará para un valor de corriente de Id fijo.

En el circuito donde el consumo de corriente está determinado por un espejo de corriente (par diferencial clásico, por ejemplo), un espejo de corriente grande Vod reducirá la variación de voltaje de salida.

Normalmente hay una compensación entre la "calidad" del espejo y la tensión de Vod. En términos de diseño, el coeficiente de inversión de un espejo de corriente debe establecerse en aproximadamente 10, lo que se traduce en un Vod de 200 mV.

    
0

Puede cambiar el voltaje de umbral o el voltaje de compuerta efectivo. En primer lugar, veamos la ecuación actual (EKV unificada):

$$ I_ {f, r} = \ frac {W} {L} 2 U_ {T} ^ 2 \ frac {\ mu C_ {ox}} {\ kappa} \ ln ^ 2 \ left [1 + e ^ {\ left ({\ kappa \ left (V_g-V_ {T0} \ right) - V_ {s, d}} \ right) / \ left ({2 U_ {T}} \ right)} \ right] $$

Si desea cambiar la falta de coincidencia del umbral, puede: hacer \ $ W / L \ $ muy grande, mover \ $ V_ {T0} \ $ de alguna manera, o mover \ $ V_S \ $. Suponiendo que no tenga acceso FAB, solo pondría dos FET en las fuentes de los nFET existentes actualmente, y luego establecería sus corrientes con voltajes de polarización separados. Esto moverá \ $ V_S \ $ en los dispositivos para que pueda hacerlos coincidir. En su imagen, \ $ V_ {ss} \ $ solo está ajustando el desplazamiento entre los dos umbrales, pero en la práctica, eso sería difícil debido al ruido.

    
respondido por el b degnan

Lea otras preguntas en las etiquetas