Después de haber analizado los problemas de conversión descendente directa, el principal desafío es el rango dinámico necesario para aceptar energía masiva junto con las débiles señales de FM.
simular este circuito : esquema creado usando CircuitLab
Por lo tanto, debe proporcionar algunos filtros a 88-108MHz, para establecer la banda de paso.
Asumiremos que la banda de paso se implementa con la eliminación de brickwall.
Con un ancho de banda de 20MHz para digitalizar, mientras evita el plegamiento espectral ADC, debe colocar N * Fs / 2 y (N + 1) * Fs / 2 a cada lado de 88-108MHz. Un 80MHz Fs, Nyquist de 40MHz, aceptará 88-108 sin aliasing de una estación de FM encima de otra. Así, la entrada 88-108 se convierte en 8-28MHz en códigos de salida ADC. Sin plegamiento espectral ni solapamiento espectral.
Ahora para rango dinámico, también conocido como #bits. Para una música de calidad, necesitas 100dB SNR. Eso es más de 16 bits. ¿La compresión de ancho de banda, de los tonos musicales más altos, proporcionará una SNR de 100dB incluso si el ADC solo tiene 12 bits? Suena como un tema de FM_demod PHD.
Seguramente esto ya ha sido escrito.
Aquí está el comportamiento de plegamiento espectral de ADC:
simular este circuito
Su reloj de muestreo ADC puede ser la parte difícil de la cadena de señal. Se necesita ruido de fase baja. Las señales de FM se eliminan fácilmente con los bordes de muestreo errantes, porque con la información en el tiempo de cruce por cero, un ADC con efecto de fase en el reloj de muestreo provoca un SNR empeorado.
Considere la entrada de RF de 100MHz al ADC. Claramente, el jitter de muestreo de 10 nanosegundos ha desdibujado totalmente la señal, porque no tenemos ninguna confianza en cuanto a dónde en el período de 10 nS el ADC realmente tomó una muestra.
¿Qué hay de la fluctuación de fase de muestreo de 10 picosegundos? Deje que la entrada de RF, a 100MHz, tenga un giro de pico de pico de 2 voltios. La velocidad de arrastre es 1v * d (100MHz) / dt = 628Million voltios / segundo. Lo incierto, usando Tj = Vnoise / SlewRate, es Vnoise = Tj * SR = 10pS * 628e6 = 1e-11 * 628e6 = 628e-5 = 6.28e-3 = 6.28 miliVolts RMS de incertidumbre. En comparación con 1vpp, o 0.707vrms, solo tenemos 0.707 / 0.00628 = 110: 1 SNR (7 bits), incluso si tuviéramos que usar un ADC de 16 bits.
Para alcanzar 16 bits (limitado por fallas internas de ADC), necesitamos al menos 16-7 = 9 bits más de mejora de la fluctuación de muestreo, o 6.02 * 9 = 54dB (500: 1) reloj de muestreo más limpio. Necesitamos 10pS / 500 = 20 fluctuaciones totales integradas de femtoSegundos.
Con una velocidad de reloj de 80MHz (DC - 80MHz), la densidad es de 20 fS / sqrt (80Mill) = 2 jitter de attoSeconds / rtHz. Que es 2e-18 segundos. Para lograr eso, usando 50 ohmios como Rnoise total y, por lo tanto, 4nanoVolts Vnoise, necesitamos un SlewRate de 2 billones de voltios / segundo en cada circuito del circuito de generación de reloj de 80MHz.
Tenga en cuenta el requisito: velocidad de giro de 2 mil millones de voltios y un ruido máximo de 50 ohmios, en cada circuito que genera, toca, multiplexa o amplifica o divide el reloj de muestreo de 80MHz.