Amplificador BJT en etapas múltiples

Normalmente, cuando comienzo el proceso de diseño, comienzo en la última etapa.

Por ejemplo, supongamos que desea 1Vpeak a través de la carga 4Ω . Las corrientes de carga pico son 0.25A .

Por lo tanto, la corriente del seguidor Q3 del emisor debe ser mayor que este 0.25A (cuanto más grande mejor).

Permítame establecer Ie3 = 0.4A. y Re3 = 15V / 0.4A = 39Ω (ignoro la disipación de energía por ahora).

Entonces, debido a esta gran corriente, somos una fuerza para usar un BJT de potencia.

^{simular este circuito : esquema creado usando CircuitLab}

También decidí usar una etapa de Darlington para reducir el efecto de carga.

El voltaje de la base Q1 debe estar alrededor de \ $ 0.5Vcc + 2Vbe = 16.3V \ $ y la corriente del divisor de voltaje mayor que \ $ Idiv > \ frac {0.4A} {\ beta_1 * \ beta_3} = \ frac {0.4A} {1000} = 0.4mA \ $ por lo menos 5 a 10 veces más grande.

$$ R_3 = \ frac {16.3V} {2mA} = 8.2kΩ $$ $$ R_2 = \ frac {30V - 16.3V} {2mA + 0.4mA} = 5.6kΩ $$

$$ C_O > \ frac {0.16} {F * R_L} = \ frac {0.16} {20Hz * 4 \ Omega} = 2200 \ mu F $$

Ahora, la primera etapa. Asumo una ganancia de alrededor de 50V / V.

La resistencia de entrada del seguidor de emisor de la etapa Darlington es

$$ Rin2 = R_2 || R_3 || (\ beta_1 * \ beta_3 * (re + R_ {e3} || R_L)) \ approx 1.8kΩ $$

Como puede ver, \ $ Rin2 \ $ es bajo, lo que no es bueno. A la etapa CE no le gusta conducir una carga de baja resistencia.

Normalmente \ $ Rc2 < \ frac {Rin2} {10} \ $ pero decidí elegir \ $ Rc2 = 510 \ Omega \ $

La corriente del colector es:

$$ Ic = \ frac {15V} {510 \ Omega} = 30mA $$

Para una buena estabilidad térmica, selecciono \ $ Re2 = \ frac {2V} {30mA} = 68 \ Omega \ $

Por lo tanto, \ $ V_e = 30mA * 68 \ Omega = 2.04V \ $ y \ $ V_B = 2.04V + 0.7V = 2.74V \ $

La corriente de base es de alrededor de \ $ I_B = 0.3mA \ $, por lo que la corriente del divisor de voltaje es de alrededor de 3mA.

$$ R_8 = \ frac {2.74V} {3mA} = 1k \ Omega $$

$$ R_7 = \ frac {30V - 2.74V} {3mA + 0.3mA} = 8.2k \ Omega $$

Entonces, para poder alcanzar la ganancia de voltaje en el rango de 50V / V, la resistencia del emisor para la señal de CA debe ser menor que:

$$ \ frac {Rc || Rin2} {Av} = \ frac {510Ω || 1.8kΩ} {50} \ approx 7.9Ω $$

La resistencia del emisor "incorporada" es

$$ re1 = \ frac {V_T} {I_C} = \ frac {26mV} {30mA} = 0.87 \ Omega $$

Es por esto que agrego resistencia adicional (R9) en el emisor en serie con un capacitor Ce.

$$ Rx = (7.9 \ Omega - 0.87 \ Omega) \ approx 7 \ Omega $$

$$ R_9 = \ frac {7 \ Omega * 68 \ Omega} {68 \ Omega - 7 \ Omega} = 7.5 \ Omega $$

Ahora hay que elegir el valor de los condensadores.

$$ C_e = \ frac {0.16} {20Hz * 7.5 \ Omega} = 1000 \ mu F $$

$$ C_2 = \ frac {0.16} {20Hz * (1.8k \ Omega + 510 \ Omega)} = 4.7 \ mu F $$

$$ Cin = \ frac {0.16} {20Hz * (R7 || R7 || (\ beta * R_9))} = 2.2 \ mu F $$

Además, tenemos que verificar la disipación de potencia en BJT y en la resistencia.

Y el seguidor del emisor se recortará para el semiciclo negativo en

\ $ 0.4A * Re3 || R_L = -1.45Vpeak \ $

Como se puede ver, los amplificadores de clase A no son muy económicos. Es por eso que nunca verá este tipo de circuito en un amplificador moderno.

Felicitaciones por esta excelente experiencia de aprendizaje. En serio.

Con 10 milivoltios en cualquier diodo, o emisor de una base común, o base de un emisor común [sin emisor R], obtendrá una distorsión grave. Yo esperaría un desequilibrio obvio de las oscilaciones sinusoidales positivo frente a negativo. Si recuerdo bien, 4mVpp causa una distorsión del 10%. Usted es 10mVpp.

Si entiendo el esquema (es un poco borroso), la etapa 1 tiene una ganancia de ~~ 60X. La etapa 2 tiene una ganancia de 1,000x.

Con una ganancia de 60,000X, esa entrada de 0.01 voltios se convierte en una salida de PP de 600 voltios.

La principal causa de distorsión es la etapa de salida. Con 100 ohmios desplegable, la capacidad de conducción baja es demasiado débil para el altavoz de 4 ohmios. Con el emisor no capaz de "seguir" la base, la resistencia de entrada varía mucho, lo que provoca un cambio de 2: 1 en la carga de la etapa CE anterior y causa una variación de la amplitud de 2: 1, ya que la sinusoide intenta girar en positivo y luego en negativo.

También su CC de 3ª etapa está disipando 1.5 vatios en Re y 2/3 vatios en cada resistencia base.

La principal causa de la caída de frecuencia es la capacidad de entrada de la etapa intermedia. Esperaría que Rc (etapa 1) y Cin = device_Cob * StageGain (10pF * 1,000x = 0.01uF) produzcan Tau = R * C = 3,000 ohms * 0.01uF = 0.3 milisegundos, 3,333 radianes por segundo o 3,333 / 6.28 = 500 Hertz F3dB. No es bueno para una voz uniforme.

Para explotar la enorme ganancia de la etapa 2, intente esto (en cascada, para reducir el Efecto Miller de 1,001 a 1 + 2 = 2

^{simular este circuito : esquema creado usando CircuitLab}