Tengo una pregunta sobre cuál es la relación entre la frecuencia de la CPU (velocidad del reloj) y el voltaje. La disminución o el aumento de la tensión afecta a la frecuencia (la frecuencia media aumenta o disminuye con la tensión). ¿Cómo se incide o disminuye la frecuencia (velocidad del reloj) de la CPU si no está relacionada con el voltaje? Y cuál es la relación de V en esta ecuación con la frecuencia (velocidad del reloj): P = CV 2 f
En general, no hay ninguno, la frecuencia está controlada por un oscilador, cuya frecuencia a veces se puede cambiar de forma dinámica.
Considera esto:
Todo eso se combina con el hecho de que, cuando se enfría adecuadamente, con un ventilador, nitrógeno líquido o lo que sea, una CPU puede funcionar de manera confiable a una frecuencia más alta que sin ella.
El ajuste del voltaje y la frecuencia en relación con la temperatura y la carga de la CPU generalmente es parte de un sistema de regulación donde la frecuencia se reduce cuando la temperatura es demasiado alta (para reducir la disipación de potencia dinámica) o cuando la computadora no se usa (para ahorra energía). Con una frecuencia más lenta, puede ser posible disminuir el voltaje (para ahorrar energía, reducir la disipación) ya que los transistores no necesitan ser tan rápidos.
Los diseños asíncronos, donde la frecuencia de trabajo está directamente relacionada con el rendimiento de los transistores, el uso del tiempo de propagación a través de las puertas, los bucles de retardo, ... prácticamente nunca se utilizan: los chips se caracterizan, con algunos márgenes (variaciones del proceso, envejecimiento). ..) para determinar un rango adecuado de voltajes, frecuencias y disipación de potencia.
El overclocking de la CPU generalmente genera Vcc en la lógica de umbral (Vcc < 1V). El objetivo es garantizar que el margen de tiempo de los datos se mantenga al mantener la temperatura de la unión constante con la refrigeración por agua para limitar la temperatura de Tjcn a ~ 70'C máx.
RdsOn aumenta con la temperatura, mientras que RdsOn disminuye con el aumento de Vss, lo que afecta el tiempo de subida y puede mejorar el margen de tiempo, de modo que el multiplicador FSB se puede aumentar ligeramente.
Sin embargo, esto se ve compensado por un ligero aumento de capacitancia que aumenta Cpd con Vss.
Lamentablemente, la Pd aumenta con el cuadrado de Vss y la dinámica Pd aumenta con la velocidad de conmutación fclk de todos los bits, de modo que los márgenes de tiempo generales se ven comprometidos y aumentan la probabilidad de errores.
Por lo tanto, elevar un núcleo i8 de 0.95 a 1.55V reduce el tiempo de aumento en un Rdson de reducción, lo que conduce no solo a un aumento dinámico de picos de aproximadamente un exponente de potencia de 2.5 (AFAIK), mientras que podría ser posible aumentar el multiplicador de FSB fCLK, por ejemplo 3.4 GHz a 5.5 GHz y, por lo tanto, la demanda de potencia de refrigeración podría aumentar, por ejemplo, de 75W a 350W o mucho más para todas las partes relacionadas. (campo de juego) Esto requiere un refrigerado por agua superior en muchas partes de la CPU, RAM, etc., no solo un disipador térmico más grande y tapas de ESR más bajas para mantener la ondulación Vss.