Palanca de cambio bidireccional rápida de 3.3 a 5V

7

Para un proyecto de hobby mío, estoy pensando en conectar algunos chips SRAM de 5V antiguos como este a un FPGA compatible con 3.3V. La frecuencia objetivo es 50MHz. Después de algunos experimentos con simuladores, descubrí que un simple divisor de voltaje podría funcionar:

simular este circuito : esquema creado usando CircuitLab

Esto proporciona una agradable señal de pico a pico de 0.2..3.0V en el lado de 3.3V cuando se maneja con el lado de 5V Sin embargo, en la dirección opuesta, la señal de salida es solo 0.4..2.6V pico a pico, que es algo dentro de la especificación para un W24512AK (\ $ V_ {0H} = 0.8V \ $ y \ $ V_ {1L} = 2.2V \ $) pero el margen no es grande. Me pregunto si esto funcionará en la práctica.

Así que me gustaría mejorar el margen usando un convertidor de nivel activo, pero por lo que puedo ver, todos los esquemas simples (por ejemplo, los listados aquí ) tienen una respuesta de frecuencia terrible. La única solución viable que veo es comprar algo de TXB0108 que puede alcanzar 100Mbps a 3.3V.

¿Hay un esquema de convertidor de nivel que he pasado por alto? Como tal, no tiene que ser verdaderamente bidireccional ya que la señal \ $ \ overline {WR} \ $ es accesible y se puede usar para habilitar / deshabilitar los desplazadores en cada dirección.

    
pregunta Dmitry Grigoryev

2 respuestas

3

Soy un poco escéptico sobre tu arquitectura. Utilicé el chip ALVC256 para las conversiones 3V3-5V, e incluso con esta arquitectura podría ser correcta hay varios problemas que, en algunas circunstancias, pueden hacer que el dispositivo funcione mal.

Considera lo siguiente:

  • 50 MHz es un ciclo de 20 ns, la SRAM que va a utilizar es un ciclo de lectura / escritura de 15 ns. Tiene una holgura de solo 5 ns para garantizar que los buses (dirección y datos) sean estables y seleccionen la celda de memoria adecuada para el acceso;
  • La impedancia no coincidente causará picos y falsos positivos en el lado de la SRAM, matando su holgura de 5 ns y potencialmente accediendo (leyendo / escribiendo) datos erróneos. Esto puede requerir un ajuste muy fino para funcionar correctamente en todas las condiciones (por ejemplo, temperatura, condición de la fuente de alimentación).

Si quieres un dispositivo que funcione bien, entonces

  • Obtenga 3V3 SRAM y conéctelo a la FPGA sin que los convertidores utilicen resistencias en serie (que puede cambiar para ajustar la impedancia);
  • O relaje las condiciones de frecuencia a, digamos, 20 MHz (ciclo de 50 ns).
respondido por el Anonymous
1
  • 3.3V → 5V:
    a 74HC T 244 alimentado por 5V (hoja de datos: mín. Voltaje de entrada de alto nivel) debería funcionar.
  • 5V → 3.3V:
    un 74HCT244 alimentado por 3.3V y resistencias de entrada en serie para limitar la corriente de entrada a través de diodos de protección.

Esta solución necesita que cada búfer esté habilitado para cada dirección (como lo ha explicado en su última oración).

    
respondido por el Curd

Lea otras preguntas en las etiquetas