Aunque en la mayoría de las situaciones (especialmente en la configuración de instrucción) esto se ignora, los FET son un dispositivo de cuatro terminales. El sustrato / cuerpo del dispositivo actúa como una segunda puerta que influye en el comportamiento del dispositivo. En el material tradicional, esto se conoce como el efecto del cuerpo y existen ecuaciones para explicar cómo modifica otros parámetros del dispositivo, como el voltaje de umbral. Conectar el sustrato a la fuente es la forma más fácil de deshacerse de estas ecuaciones. En algunos diseños de circuitos no tradicionales, esta segunda puerta se usa para proporcionar funcionalidad adicional. Por ejemplo, como una entrada de menor ganancia para aumentar el rango lineal de los circuitos.
En la mayoría de las aplicaciones, este terminal del cuerpo debe mantenerse a un potencial que garantice que los diodos del cuerpo de drenaje y del cuerpo de la fuente se mantengan con polarización inversa para que el dispositivo pueda funcionar como un FET. En la mayoría de los casos, esto se puede garantizar conectando la unión del cuerpo a la fuente, esto crea un diodo de fuente de drenaje polarizado inversamente. En algunas aplicaciones de potencia, este diodo es parte del diseño del circuito y los FET de potencia incluyen estas características de diodo como parte de los parámetros de diseño disponibles. En otras aplicaciones de energía, como los circuitos de respaldo de batería donde las polaridades inversas son normales, el sustrato está realmente conectado al terminal de drenaje efectivo de los FET.
Sin embargo, en la mayoría de las tecnologías de IC, el sustrato en sí mismo es el cuerpo de los FET integrados. Las obleas dopadas con P se utilizan como un sustrato sobre el que se construyen los NFET. Esto significa que solo hay un nodo de sustrato para todos los NFET en todo el IC. La única forma de garantizar que los diodos NFET se mantengan polarizados a la inversa es conectar el sustrato del IC al potencial más bajo de todo el circuito.
Para los PFET (que residen en pozos N separados) y en las tecnologías en las que están disponibles tanto los pozos N como los pozos P, la razón es más acerca de un mejor uso del espacio disponible. Conectar el nodo de sustrato de dichos FET a un potencial diferente, significa que los pozos deben mantenerse separados por distancias relativamente grandes (los dispositivos parásitos relacionados podrían destruir el IC) y que se deben proporcionar diferentes regiones de contacto con el pozo. Esto se hace para algunos diseños, pero es mejor evitarlo por la eficiencia y confiabilidad del espacio.