Salida preamplificada jfet atenuada y recortada en el riel inferior cuando está conectada al códec

0

Actualmente estoy trabajando en un sistema de procesamiento de audio integrado para guitarra eléctrica. He construido dos preamplificadores JFET (canales izquierdo y derecho) basados en el transistor j201 utilizando la topología autofisada de origen común. Emparejé a mano los dos transistores, los pise desde cero y logré una ganancia de voltaje de alrededor de x3. Cuando se presiona a la saturación, los preamplificadores también se recortan simétricamente, lo que es una buena señal de que el punto de polarización es correcto. Ver diseño a continuación.

MiproblemaesquecuandolassalidasdelospreamplificadoresestánconectadasalasentradasdelíneadelcódecWM8731,casitodalagananciaseatenúayseproduceclippingenelrielinferior.Noséporquésucedeesto.Vercodecabajo

Estoy probando con un generador de señal con 10kHz a 1.6Vpp con salida de alta impedancia.

Codec desconectado = > pk-pk alrededor de 6V, sin recorte, sinusoidal invertida limpia

Codecconectado=>pk-pkalrededorde2.4V,recorteenelextremoinferior

Una vez más, lo único que he hecho es conectar el códec entre pruebas. No estoy seguro de si esto se debe a una falta de comprensión de las características de JFET o del códec en cuestión, o incluso de algo completamente distinto. Un pensamiento que se me pasó por la cabeza es que quizás la mitad inferior del divisor de voltaje creado por p2 está siendo cargada por algo en el códec, pero esto solo atenuaría la señal y no provocaría clipping en el riel inferior.

Hoja de datos del códec

    
pregunta a_wahab

3 respuestas

4

En la página 3 de la hoja de datos, aparece la resistencia de entrada del códec entre 15k y 30k (nominal, dependiendo de la configuración de ganancia). Esto es del mismo orden de magnitud que la impedancia de salida de su amplificador JFET, por lo que la reducción de la señal es consistente con lo que ha observado.

En cuanto al recorte, la hoja de datos indica que la señal de entrada debe estar acoplada a CA. Su circuito no está haciendo esto ya que P2 proporciona una ruta de corriente de polarización a tierra. Esto afectará el sesgo interno del códec y es por eso que se está recortando más en el lado de tierra que en el positivo.

Poner otro condensador de acoplamiento en la salida de P2 solucionará el problema de la compensación, pero si desea que la ganancia sea estable, deberá reducir la impedancia de salida de su amplificador o agregar una etapa de almacenamiento en búfer. p>

Sin embargo, ¿notó que el códec tiene un amplificador programable interno? ¿Por qué no solo usa un JFET configurado como seguidor de la fuente (buffer de ganancia unitaria) y usa el chip de códec para escalar la señal para que coincida con el rango dinámico del ADC?

    
respondido por el Jon
0

Mirando la hoja de datos y los valores máximos de voltaje en la página 6, la hoja de datos dice esto:

Aquílatensióndealimentaciónanalógica(AVDD)seespecificaentre-0.3Vy+3.63V.Enlamismatabla,elrangodevoltajeparalasentradasanalógicasdebeestarentreAGND-0.3VyAVDD+0.3V,loquesignificaquetieneunmargendeseñalmáximode3.66V,queesmuchomásbajoquesupicode6Vpeak.

Másabajoenlapágina7(busque"Line Input to ADC") se especifica un valor típico de 1 V para un AVDD de 3.3V para el nivel de señal de entrada (0dB).

Mi opinión es que está alimentando el códec con una señal que tiene un cambio de voltaje demasiado grande.

    
respondido por el Mattias Johansson
0

Debe acoplar capacitivamente el limpiador de olla a la entrada del CODEC con algo como un capacitor 1uF (C2 en el siguiente esquema) para que se pueda mantener la polarización adecuada (entre AGND y AVDD).

El potenciómetro acerca el nivel de CC a AGND (la entrada CODEC probablemente se parece a dos resistencias de ~ 20K, una para AGND y otra para AVDD).

    
respondido por el Spehro Pefhany

Lea otras preguntas en las etiquetas