sistema lógico CMOS

Question

sistema lógico CMOS

#1 de Spehro Pefhany (3 votos)
#2 de Wouter van Ooijen (1 votos)
#3 de Jithin (0 votos)

0

Cuando estaba practicando el diseño de circuitos lógicos usando PMOS y NMOS, se dice que tenemos que usar todos los PMOS para Pull Up Network (PUN) y NMOS para Pull Down Network (PDN). Pero sabemos que para el voltaje de entrada 0, PMOS permitirá el flujo de corriente y para el voltaje de entrada \ $ V_ {DD} \ $ o el valor lógico 1, NMOS permitirá el flujo de corriente. Si este es el caso, ¿por qué no puedo resolverlo? función $$ f = \ bar {x_1} .x_2 $$ así:

^{simular este circuito : esquema creado usando CircuitLab}

¿Qué tipo de problema puede crear este circuito? ¿Hay algún problema para la tensión de polarización?

digital-logic logic-level cmos

pregunta Anklon

3 respuestas

1

"Pero sabemos que para el voltaje de entrada 0, PMOS permitirá el flujo de corriente y para el voltaje de entrada VDD o el valor lógico 1, NMOS permitirá el flujo de corriente".

Eso no es cierto en general, se mantiene solo cuando la fuente de NMOS está en 0 y la fuente de PMOS está en 1, lo que no es (siempre) el caso en su circuito.

respondido por el Wouter van Ooijen

0

si intercambias las posiciones de PMOS y NMOS transistor en un CMOS inverter , se convertirá en un buffer , y el buffer no es tan bueno, porque el nivel máximo de salida máximo será VCC - Vtt ( Vtt es el voltaje de umbral NMOSFET's ), el nivel mínimo de salida mínimo será VSS + Vtp ( Vtp es PMOSFET's de tensión de umbral). esta es la razón por la que en la electrónica digital un búfer está formado por dos inversores, porque la tensión de salida se cerrará VCC o GND .

respondido por el Jithin

Lea otras preguntas en las etiquetas digital-logic logic-level cmos

amperímetro de realimentación vs sonda actual? Colpitts Oscillator- Extraer señal con seguidor de emisor

score 3 · Accepted Answer

Imagine una resistencia de carga (por ejemplo, 10K) desde la salida a Vdd, y reduzca X_1 y X_2. Idealmente, la salida debe ser de 0.0V. Puedes averiguar qué es (no 0V).

Ahora imagine una resistencia de carga de 10K desde la salida hasta la GND y haga que X_1 sea bajo y X_2 alto. Idealmente, la salida debería ser Vdd. Puedes averiguar qué es (no Vdd).

^{simular este circuito : esquema creado usando CircuitLab}

sistema lógico CMOS

Publicaciones recientes del blog

3 respuestas