Corriente de fuga de drenaje a fuente sobre voltaje y temperatura

La corriente de fuga y el voltaje de ruptura Vds_max no están tan relacionados en mi opinión.

La corriente de fuga puede reducirse mediante un aumento del dopaje de la puerta que a su vez aumenta el voltaje de umbral del MOSFET. Los MOSFET de conmutación que está viendo están diseñados para tener una tensión de umbral baja y, por lo tanto, tienen más "fugas".

El voltaje de ruptura Vds_max está relacionado con el perfil de dopaje del drenaje, no tiene una relación directa con las fugas que yo sepa. Un alto voltaje de ruptura significa un drenaje más ligeramente dopado y esto podría resultar en un Rds_on más alto.

Puedes buscar un MOSFET con un alto voltaje de umbral, quizás también tenga una menor fuga.

IDSS para un MOSFET con VGS = 0 no cambia mucho con VDS.

En teoría, una vez que VDS supera los 100 mV (de exp (VDS / kT-1)), no hay un aumento adicional en la ID. Sin embargo, los efectos de agotamiento (análogos al voltaje inicial en BJT) y algunas interacciones en el dispositivo causan pequeños aumentos. A medida que el VDS se acerca a BVDSS (por ejemplo, dentro del 20% del BVDSS real), la corriente aumenta aún más debido a la multiplicación de avalanchas.

Un FET con un RDSON dado generalmente tendrá un IDSS más alto para un dispositivo BVDSS más alto (principalmente porque será un dispositivo más grande con uniones dopadas más ligeras).

El IDSS también depende del voltaje de la compuerta (por ejemplo, la aplicación de un voltaje negativo a la compuerta disminuirá aún más la corriente), y más específicamente la diferencia entre el voltaje de la compuerta y el voltaje de umbral, es decir, cuánto más bajo que VT el voltaje de la puerta es. Para un MOSET de potencia, el IDSS disminuirá en un factor de aproximadamente 10 por cada disminución de 200 mV en VGS cuando el dispositivo esté sesgado con VGS más bajo que VT. Por lo tanto, si pudiera arreglar un sesgo VGS = -200 mV, tendría una disminución muy significativa de las corrientes, pero en general esto es complejo de lograr.

Tenga en cuenta que el parámetro de 200 mV depende de la construcción del dispositivo, incluido el espesor del óxido de la puerta. Los dispositivos GOX más delgados tendrán un valor más bajo.

En resumen, un FET sin calificaciones de BVDSS excesivas, con alto voltaje de umbral (pero una calificación VGS máxima más baja, lo que significa un GOX más delgado) será una mejor opción.

EDITAR: Esta respuesta podría no ser relevante después de todo; vea el comentario y la respuesta de jp314 para más detalles.

Con más investigación, he encontrado la respuesta. El valor de Idss cambia con Vds, pero el cambio no es muy significativo después de Vp (es decir, dentro de la región de saturación). Encontré esto en AN73-7 de Siliconix.

Incluso encontré que el NTA7002N de ON Semiconductor tiene una fuga de 1µA a 85 ° C, lo que podría funcionar para mi diseño.

Acabo de hacer una comprobación rápida de un 2N7000 con dos multímetros; una medición de ohmios desde el drenaje a la fuente, y la otra tensión de medición, con la compuerta en corto a la fuente y los ohmios positivos conducen al drenaje. Obtuve 270 mV y 24 Mohms, lo cual está muy por debajo de la cifra especificada en 1 uA, cerca de cero voltios; más cerca de 10nA, que es la especificación de fuga de la puerta. Estoy jugando con algunos circuitos de alta impedancia (baja potencia) que me hacen preocuparme por la corriente de fuga de drenaje. Los controles experimentales en esta región son problemáticos. La impedancia del medidor de ohmios podría causar datos erróneos al cambiar el sesgo del circuito. Podría ser que mi prueba aquí sufra este problema ya que un metro influye en el otro, aunque los voltios deberían ser menos intrusivos.