Eche un vistazo a la hoja de datos de CD4050 .
Indica que el tiempo de transición de salida de alto a bajo y de bajo a alto con un voltaje de suministro de 5 V (no lo especificó, pero seguiré adelante y supondré que) generalmente es de 60 ns cada uno (máx. 110 / 120ns). Eso significa que durante un período completo de una señal, se acumulará un retraso total de 120 ns, y hasta 230 ns.
Ahora, un período de una señal de 5 MHz es \ $ \ frac1 {5 \ text {MHz}} = \ frac1 {5 \ text {M} \ frac1 {\ text s}} = \ frac15 \ text {µs } = 200 \ text {ns} \ $. Entonces, si podemos asumir la duración de la transición típica , apenas estás bien, pero normalmente diseñarías para el peor de los casos, así que esto no funcionaría. Has elegido un dispositivo insuficientemente rápido.
Otra nota: lee hojas de datos. La tensión de umbral de entrada de alto nivel del CD4050 es de 2.75 V, mientras que la transición de nivel lógico bajo a nivel lógico en la Raspberry pi ocurriría en algún lugar alrededor de \ $ \ frac {3.3 \ text {V}} 2 = 1.65 \ texto {V PS Entonces, con solo un poco de pérdida de voltaje entre la salida del Pi y la entrada de su CD4050, el CD4050 ni siquiera "vería" un máximo en la entrada. UH oh. Realmente no puedo leer sus gráficos de señales en miniatura, pero este podría ser el caso aquí. Además, significa que sus restricciones de tiempo empeoran: ¿observa que la pendiente del borde ascendente de su señal de entrada no es demasiado pronunciada? El punto donde ese voltaje cruza 2.75V es el punto más temprano en el que puede comenzar a contar el retardo de transición de salida de bajo a alto explicado anteriormente - si en (ese punto + retardo) su flanco descendente ya Ocurre, su salida nunca verá "alta". Nuevamente, la elección incorrecta del dispositivo para hacer una conversión de 3.3V a 5V.
Hay un montón de dispositivos llamados traductor de nivel dedicados, no entiendo por qué la gente insiste en usar puertas lógicas para esto. Por supuesto que funciona, pero la mayoría de las veces, es por suerte, porque la señal de entrada alcanza la mitad de la variación de voltaje de salida. Además, creo que la tecnología probada con el tiempo en honores y todo, pero el CD4050 se diseñó a principios de los años 70, no sé de dónde sacó la recomendación para utilizarlo, pero se aconseja sobre el manejo de la señal digital. Basado en los años 70 podría no ser el mejor enfoque. Simplemente ha habido demasiado movimiento en la tecnología de semiconductores.
Mirando su señal, también asumo que hay una degradación de la señal más que sensible debido a trazados de PCB mal diseñados o cables inadecuados: 5 MHz es no eso mucho , pero aún es el comienzo de donde debe considerar las reglas de diseño de alta frecuencia. No se puede usar un cable volador para conectar dispositivos que hablen a 5 MHz y esperar que funcione de manera confiable.
