Hago pequeños ajustes con los diseños AVR, 6502 y z80, realmente ando por ahí, nada demasiado serio. Pero como resultado tuve una idea de un nuevo chip.
Específicamente un SoC construido alrededor de un núcleo z80. Pero ¿con quién hablaría para ver si lo que pienso es factible? Y si es con quién hablaría también, para obtener una estimación del precio para que la cosa se diseñe en un chip. ¿El costo de hacer algo como esto sería prohibitivamente caro?
Casi cualquier cosa en ese sentido es posible, y muchos incluso son económicos si el volumen es lo suficientemente grande. Por lo tanto, un buen primer paso sería asegurarse de comprender el tamaño del mercado potencial para su idea y el precio que podría tener.
Si estuviera en su situación, hablaría con un amigo de confianza que trabaja en el negocio de diseño y / o fabricación de semiconductores para ver si es factible y tener una idea del costo. Pero tengo la suerte de conocer a algunas de esas personas. Si no lo hace, estoy seguro de que puede encontrar un consultor adecuado y pagar por unas horas de su tiempo para una evaluación inicial. Asegúrese de que firme un NDA que proteja su IP potencial, podría tener una plantilla adecuada que pueda usar, por lo que no necesariamente debe contratar un abogado en este momento.
En última instancia, terminará asociándose o convirtiéndose en un fabricante de semiconductores fabless .
Sería prohibitivamente caro obtener un ASIC. En el orden de un millón de dólares.
Lo que generalmente haría es desarrollar el chip en un FPGA primero para ver si funcionaría sin tales costos. Pero para conseguirlo finalmente desarrollado es excepcionalmente caro
Algunas cosas:
Necesitará obtener una licencia para el núcleo z80. Esto sería en forma de propiedad intelectual blanda o dura (SIP o HIP). SIP es el código RTL. HIP se implementaría en silicio para un nodo de tecnología en particular. También hay más intermedias entre las IP (tal vez las áreas críticas estén fortalecidas, pero la lógica del pegamento se proporciona solo como RTL para que usted pueda sintetizar).
Según cuál de estas avenidas decidas seguir, necesitarías: - SIP: Necesitará un motor de síntesis para traducir la RTL en puertas, como la Síntesis de DC. Necesitará acceso a los analizadores de tiempo de chip completo, como Synopsys PrimeTime o ICC. - HIP: seguirá necesitando el motor de sincronización, pero es posible que pueda escapar sin el motor de síntesis dependiendo de cómo construya los circuitos alrededor del núcleo.
De cualquier manera, necesitará una fundición dispuesta a construir el chip y una herramienta para ejecutar las comprobaciones de las reglas de diseño en el diseño y para ejecutar el esquema frente al diseño (Virtuoso viene a la mente)
En el enfoque SIP, puede implementar el núcleo en cualquier nodo de tecnología que desee; por ejemplo .5um de MOSIS es bastante asequible y se usa comúnmente en entornos académicos.
En HIP, necesitaría la misma tecnología en la que se entrega el HIP. Como es probable que sean tecnologías más avanzadas, el costo aumentará significativamente. Las máscaras en las tecnologías más recientes cuestan más de millones de dólares por máscara, y necesita alrededor de 20-30 máscaras para un IC de 5 a 10 capas metálicas.
En general, el costo será bastante prohibitivo a menos que pueda alinear compradores y lo más probable es que necesite un pequeño equipo de ingenieros para diseñar, validar y fabricar esto adecuadamente.
El primer punto al que hay que ir es Zilog, hay otras organizaciones que tienen licencia para el núcleo. Lo que obtuve de interactuar con ellos es que pueden no estar interesados en el trato a menos que les genere dividendos significativos. Debería tenerlo en cuenta porque incluso antes de comenzar a discutir los números y tratar en general, debería poder convencerlos de que vale la pena hablar y reflexionar sobre su implementación.
A continuación, como veo en los comentarios a la pregunta, harás un dispositivo DSP. Es posible que algunas capacidades DSP (por ejemplo, ADC / DAC) no se implementen correctamente en FPGA, por lo que FPGA tiene una aplicación relativamente limitada aquí, y necesitará otras entidades (en la placa o en silicon) que proporcionan estas funcionalidades.
Sin embargo, incluso con el diseño de múltiples chips será más barato y proporcionará la velocidad requerida para el DSP de video. Para eso, puede utilizar cualquier FPGA moderno y seleccionar ADC / DAC con cuidado y, lo que es más importante, hacer un diseño adecuado de la placa que tenga en cuenta la alta velocidad digital.
Si necesita un búfer de 32K para su procesamiento de video, los FPGA tienen memorias que pueden funcionar a 200 Mhz, deberían ser suficientes para un procesamiento de señal digital más o menos sofisticado (dado, una vez más, selecciona la organización de RAM correctamente). p>
Finalmente, puede realizar su propia implementación de Z80, sin hacer referencia al diseño original, solo utilizando el conjunto de comandos y la estructura operativa, e incluso sin tener en cuenta la sincronización nativa de Z80, lo que hace que la implementación se ejecute a una velocidad mucho mayor que 20 Mhz. un máximo para Z80. No es un trabajo difícil, pero después de realizar dicha implementación, debería poder escribir microcódigo en el ensamblador Z80, lo que puede ser más difícil dado las capacidades de las utilidades de depuración que diseña.
Lea otras preguntas en las etiquetas cost chip-design system-on-chip