En el siguiente circuito implementado en un FPGA tengo un error en el OUT1 (debido, supongo, al retardo de propagación del XOR superior, lo que hace que en el XOR inferior dos entradas no estén sincronizadas).
Aquísepuedeverlasimulacióndelaformadeonda.Mipreguntaes:¿cómoeliminarlafallaquemantienelosmismosvaloresdesalida?CreoquetengoqueevitarlarutadirectaentrelosdospuertosXORmedianteelusodealgunosFF,peronosécómodemaneraprecisa.
Primera regla de los FPGA: si su salida no puede tolerar problemas técnicos, nunca conduzca la salida directamente desde la lógica combinatoria. Utilice siempre señales síncronas, es decir, directamente desde un flip-flop. El problema es que no se garantiza que las señales de entrada lógica tengan retrasos de propagación iguales de las fuentes, debido a las diferentes rutas de enrutamiento.
Así que toma tu salida XOR glitchy y ejecútala a través de un DFF, tal como lo sugiere Tony M. Por razones de seguridad, hazlo por los dos.
Lea otras preguntas en las etiquetas fpga digital-logic flipflop logic-gates