Minimizar (optimizar) el circuito lógico digital con multiplexor (es)

7

(esto por cierto era una pregunta de examen)

Para \ $ F = \ sum m (2, 3, 5, 7, 11, 13) \ $, estoy tratando de implementar un circuito lógico digital utilizando solo lo siguiente:

  • MUX 2: 1 (costo: 12, y debe usar al menos un MUX 2: 1 )
  • compuerta AND de 2 entradas (costo: 6)
  • Puerta OR de 2 entradas (costo: 6)
  • Inversor (costo: 2)

Obviamente, es bastante fácil implementarlo sin ninguna restricción, es decir, si no me importa el costo en absoluto. Pero si tuviera que minimizar el costo, ¿cómo debería hacerlo?

Primero simplifiqué \ $ F \ $ usando el K-map de él, y obtuve dos representaciones de \ $ F \ $, \ $ A \ $ siendo el MSB:

  • \ $ F = BC'D + A'B'C + B'CD + A'CD \ $
  • \ $ F = BC'D + A'B'C + B'CD + A'BD \ $.

La segunda representación me pareció agradable porque puedo agrupar todos los términos del producto por \ $ B \ $ de esta manera: \ $ F = BD (A '+ C') + B'C (A '+ D) \ $. Y, al parecer, mi diseño es de hecho la implementación con el menor costo. Obtuve:

Pero la forma en que lo resolví no se puede usar para otras expresiones en general, y honestamente creo que tuve suerte. ¿Hay una mejor manera de resolver este problema, es decir, una forma general que garantice (o al menos compruebe) que la implementación es la de un costo mínimo?

    
pregunta L J K

2 respuestas

1

simular este circuito : esquema creado usando CircuitLab

$ 34 es lo mejor que puedo hacer. ¿Alguien más?

    
respondido por el Cristobol Polychronopolis
0

Si usa inversores con salidas de colector abierto, puede reducir el costo a aproximadamente 24 sin usar el MUX, desafortunadamente en esta aplicación, el MUX no vale su costo a menos que tenga alguna otra característica que agregue que no está dada, como HI-Z o salidas de colector abierto, etc. Puede reemplazar una puerta por un costo de 2 puertas.

En aplicaciones reales, se podrían usar inversores normales, ya que todos son colectores abiertos internamente (técnicamente drenados) con un ventilador de HI muy inferior al del LO. Esto también le da la ventaja adicional de no gastar el costo de una resistencia. ADVERTENCIA, este uso generará MUCHO calor cuando la salida sea HI si cualquier otra salida paralela es LO, pero funcionará y no excederá las clasificaciones de chips en la mayoría de los chips de la serie 74.

    
respondido por el Anthony Bachler

Lea otras preguntas en las etiquetas