Puerta Y masivamente paralela usando relés

Puede usar la regla de De Morgan para convertir una compuerta 1024 AND en una compuerta 1024 NOR usando la lógica de modo de corriente litográfica xx nanométrica que tiene un retraso de mantenimiento de 0.5ns máx.

Luego, decida qué velocidad y cuántos circuitos integrados cumple con su presupuesto de diseño.

De acuerdo, pero ¿por qué?

BTW Existen relés de tamaño a nanoescala, pero son muy lentos en comparación con las velocidades de subnanosegundos como la CML. También tienen un costo prohibitivo y solo para investigación.

  

¿Existe un relé de este tipo a escala nanométrica?

No.

Los relés MEMS se han demostrado en los laboratorios de I + D, pero su escala de tamaño es (AFAIK) en los 10 micrones, no en los nanómetros. Además, que yo sepa, no hay tal dispositivo comercialmente disponible.

Los relés se hacen generalmente a escalas milimétricas para proporcionar suficiente espacio libre y distancias de fuga para proporcionar el aislamiento galvánico que la mayoría de las aplicaciones de relés requieren.

Los transistores pueden fabricarse a escala nanométrica y pueden proporcionar esencialmente la funcionalidad que está buscando. Google pass-transistor logic para más información. En lugar de encadenar 1000 compuertas de paso y compuerta, es posible que deba incluir algún tipo de amortiguamiento cada algunas compuertas (¿10? 50?) Para garantizar buenos márgenes de ruido.

Pero es casi seguro que esta no es la forma más eficiente (en términos de área, potencia y velocidad) para implementar una puerta Y de 1000 entradas.

No creo que sea posible decir sin construir un modelo SPICE muy detallado con parámetros realistas y compararlo con una implementación convencional.

  

Realmente insignificante significa dominado por el interruptor de un solo relé. Quiero decir que incluso para un gran número de entradas, el tiempo de ejecución está dominado por, por ejemplo, el doble de la velocidad de conmutación de un solo relé.

El problema es que no creo que pueda salirse con la suya diciendo que el retraso del cable es insignificante en una nanoestructura de muchos relés diminutos, y luego compararlos con los transistores no ideales. El cable que pasa por todos esos contactos de relé tendrá parámetros reales de R / L / C.

¿Cómo se comparan en tamaño estas nanorrelaciones con los FET? ¿Qué tipo de resistencia tienen? ¿Tienen todas las desventajas de los relés, como el mínimo en la corriente ("humectación")?

Si tiene nano contactos de relé con un nano-gap realmente pequeño, podría enviar un pulso a través de una cadena de ellos, incluso cuando están apagados, a través de la capacitancia del gap.