La versión CMOS de una compuerta NAND tiene dos series NMOS en la parte inferior y dos PMOS en paralelo en la parte superior. Podemos reemplazar los PMOS con una resistencia y el circuito funciona (NAND alternativo). ¿Cuáles son las diferencias entre estos dos NANDS? ¿Cuál es mejor? ¿Cuál es práctico? ¿Por qué usamos alguno de ellos?
En mi opinión, hay dos razones: primero, la versión CMOS se puede construir sin resistencias (obviamente), lo que es una gran ventaja en los circuitos integrados. Tan enorme, que esto es realmente suficiente. Las resistencias integradas son gigantescas en tamaño, en comparación con los diminutos transistores, que se necesitan para la NAND. Dependiendo de la fuerza del conductor necesaria, estos transistores pueden ser muy, muy pequeños. En segundo lugar, el CMOS NAND no utiliza energía estática, ya que la ruta de pull-up o la de pull-down es de alta impedancia.
El pullup activo permite que se diseñe el tiempo de recuperación, por lo que Tpd (aumento) puede ser bastante pequeño, de hecho igual (o más rápido, si gasta el área del dispositivo PMOS) que el Tpd (caída).
Los dispositivos más grandes tienen un área de compuerta más grande, por lo que requieren más carga de cualquier circuito que genere la forma de onda de entrada, pero puede configurar la velocidad de levantamiento para que sea independiente de la velocidad de borde descendente. Esto es útil para hacer circuitos antes de romper.