La respuesta a esta pregunta probablemente depende del proceso, pero ¿cuáles son los límites de W / L ( ancho de la puerta / longitud de puerta ) relación para MOSFETs?
No sé qué hay en el reino de los locos. Vi un ejemplo de diseño que terminó con transistores con un tamaño de 222 / 0.4 µm, que es un W / L de 555. Eso me parece extremadamente alto, pero no tengo experiencia en diseño profesional, solo académico.
Claramente depende de la aplicación. Tales relaciones serían raras para los diseños digitales, pero serían bastante comunes para los analógicos.
He hecho diseños AVLSI de bajo ruido con 12 dedos de transistor en paralelo que suman 2280 µm / 1.8 µm (es decir, > 2 mm de ancho en una tecnología de 0.6 µm), es decir, W / L = 1266. Y yo habría sido más grande si el tamaño no hubiera sido uno de los principales criterios de optimización. Tenga en cuenta que estos transistores grandes realmente operan en el umbral inferior con corrientes tan bajas como 5 µA, y estos tamaños de transistor se incrementaron en un 50% desde la revisión del diseño anterior que tuvo problemas de rendimiento debido a popcorn noise .
Incluso en diseños digitales puedes ver esto. Recuerdo vagamente un viejo procesador en el que la característica visual principal era un conjunto central de transistores utilizados para hacer funcionar el reloj en todo el circuito integrado.
Para agregar a otras respuestas, es muy típico ver los valores de \ $ \ frac {W} {L} \ $ en el orden de 20-30k en mayor -poder analógico / RF, donde la aplicación final es, por ejemplo, Un amplificador de potencia. Un ejemplo particular involucra un transistor de varios dedos con una periferia total de 10.8 mm en un proceso de 0.4
Los límites de razonable / no razonable dependen en gran medida del proceso y la aplicación final. En el espacio de los transistores de potencia de RF, normalmente la geometría de la matriz limitará el número total de dedos (restricciones de empacado, manejo y tensión mecánica ponen límites prácticos en la relación de aspecto de la matriz). Además, en las frecuencias de RF, la eliminación gradual de la señal que ingresa al transistor también limitará la efectividad de un transistor con una relación de aspecto muy grande. A su vez, esto pondrá un límite superior efectivo en \ $ \ frac {W} {L} \ $ , pero como la longitud depende del proceso, también lo es este límite.
Los transistores que son grandes no son irrazonables, especialmente para los controladores de pines de salida de alta corriente.
Transistores muy anchos como este se construyen generalmente como muchos dedos paralelos. Imagine un "peine" de compuertas de polisilicio ... los espacios entre los dedos de peine son las fuentes y los desagües, y se alternan para que una sola fuente o desagüe sea compartida por dos dedos de compuerta. Esto reduce la capacitancia efectiva de la fuente y el drenaje. El otro problema potencial es la resistencia de estructuras muy largas y estrechas (ya sean de difusión de fuente / drenaje o de polietileno de puerta). Romper el transistor largo en muchos dedos ayuda a reducir la resistencia máxima de cualquiera de estas estructuras.
Encontrará reguladores de conmutación con dispositivos de conmutación MOSFET onchip, diseñados para conmutar amperios, sobre proceso y temperatura y variaciones de VDD. Incluso 10,000: 1 de ancho / largo se usa para tales propósitos. Por supuesto, la capacidad de la compuerta se ha vuelto enorme.
Con respecto a lo contrario, al usar el canal como una resistencia, o como parte de un par pareado para convertidores de voltaje a corriente en un detector de bloqueo de fase, he usado 1: 200 (ancho / largo).
Lea otras preguntas en las etiquetas integrated-circuit design mosfet