Se me pide que encuentre la resistencia de salida del espejo actual a continuación. la respuesta correcta se supone que es R_out = 103k ohms. pero cuando estoy simulando el circuito, obtengo R_out = 3.82k ohms. ¿Alguien por favor me puede ayudar y decir qué mal está pasando? Por cierto, R_s en el diagrama del circuito es 3k ohms. Aquí está la declaración del problema junto con los resultados de la simulación.
Gracias por su ayuda.
La única forma de encontrar la resistencia \ $ R_ {OUT} \ $ de manera adecuada se muestra aquí:
YloquedebesaberesqueelLTspiceprimerocalculaelpuntodeoperacióndeCCyluego,basándoseenesteresultado(gm,ro),serealizaelanálisisdeCA.
Todoestosignificaquesiincluye\$\lambda\$ensumodeloMOSFET.Yanopuedeasumirque\$I_{D1}=I_{D2}\$y\$r_{o1}=r_{o2}\$
PorquelalambdatambiénafectaráelpuntodeoperacióndeCC.
Ylaecuaciónpara\$R_{OUT}\$es\$R_{OUT}=ro2*(1+gmR_S)+R_S\$
Veo que estás utilizando el libro de texto de Sedra / Smith en Microelectrónica. Por lo tanto, para esta respuesta, utilizaré la séptima edición del libro.
En la página 513 del Capítulo 8, se te da la estructura básica del espejo actual. Observe cómo esta imagen se ve muy similar a su imagen.
Hay una fórmula en esa misma página que será muy útil para lo que intentas resolver:
\ $ \ displaystyle R_o = r_ {o2} = \ frac {V_ {A2}} {I_o} = \ frac {\ Delta V_o} {\ Delta I_o} \ $
donde \ $ r_o \ $ es su pequeña resistencia de salida de señal y \ $ V_A \ $ es su voltaje inicial . El voltaje inicial también se puede describir como \ $ V_A = 1 / \ lambda_n \ $.
También es importante tener en cuenta que cuando esté resolviendo el voltaje de salida, debe cumplir los siguientes criterios: \ $ V_o \ geq V_ {GS} -V_ {tn} \ $
Pasando a la página siguiente, le dirá cómo funciona la ecuación de la corriente de salida:
\ $ \ displaystyle I_o = \ frac {(W / L) _2} {(W / L) _1} I_ {REF} (1+ \ frac {V_o-V_ {GS}} {V_ {A2}} ) \ $
Ya que estás hablando de espejos actuales, supongo que puedes tomarlo aquí con el análisis del circuito. La única diferencia ahora es que hay resistencias en tu problema. Pero de nuevo, con el análisis de circuitos podrás resolver esto. En cuanto a su simulación, estoy de acuerdo con lo que @JohnD comentó anteriormente. Asegúrese de tener las especificaciones adecuadas para sus dispositivos NMOS. Recomiendo resolver esto a mano ya que parece un problema de tarea y su profesor probablemente quiera que muestres tu trabajo.
Creo que es tu método de prueba el que está mal.
Es probable que el uso de una fuente de corriente para conducir un sumidero (espejo) actual sin un punto de reposo adecuado en el rango lineal conduzca el FET a la conducción.
Por lo tanto, está viendo la suma de RdsOn y Rs en lugar de la alta impedancia que espera de un sumidero de corriente controlado.
\ $ \ displaystyle R_o = r_ {o2} = \ frac {V_ {A2}} {I_o} = \ frac {\ Delta V_o} {\ Delta I_o} \ $. (Con límites en Io ya que este es un espejo controlado por voltaje.
Inténtalo de nuevo.
Una forma de medir la impedancia es usar una fuente de corriente, pero no en un sumidero de corriente, ya que debe coincidir perfectamente para evitar que Vds vaya a 0 o Vdd.
Considere una fuente de voltaje de CC barrida con una CA f barrida y mida el cambio en Io, luego calcule según la ecuación anterior para ver cuándo cambia. El rango de tolerancia de Vds frente a la tolerancia de Ro como proporción se denomina factor de sensibilidad y, con una tolerancia definida, puede expresar el rango utilizable de Vds.
Luego, considere que la prueba que eligió utilizó una fuente de corriente ideal que lucha contra un sumidero de corriente no ideal para comprender por qué falló.
Lea otras preguntas en las etiquetas transistors resistance ltspice nmos current-mirror