¿Entrada de bajo riesgo en el diseño de CPLD / FPGA? [cerrado]

Si lo que necesita es simple, es decir, definitivamente en el extremo lógico / cpld del espectro y no en el extremo de procesamiento de fpga, entonces eche un vistazo a Silego greenpak.

Son realmente rápidos para comenzar, con diseño esquemático, operación de suministro único de 5 V y funciones analógicas (vref, comparadores, osciladores)

Si lo que quieres hacer es aprender fpga's, VHDL, etc., no son lo que quieres.

Realmente no hacemos recomendaciones de productos aquí, pero FWIW, aquí hay una experiencia reciente que tuve.

He estado trabajando con los FPGA de rango medio Xilinx y Altera (ahora Intel) durante mucho tiempo. Una de mis especialidades es el procesamiento en tiempo real de flujos de video HD. Pero recientemente tuve la necesidad (para un cliente diferente) de implementar una pequeña lógica personalizada con restricciones de espacio y potencia ajustadas, incluida la restricción de que no podía estar basada en RAM (es decir, que requiere un dispositivo de memoria de configuración independiente).

De los dos candidatos que consideramos, tuve una experiencia mucho mejor con la línea IGLOO Nano de Microsemi (anteriormente Actel). Obtuve uno de sus tableros de evaluación y pude comenzar a personalizar el código de demostración que proporcionaron para agregar mis propias funciones. La placa viene con un programador, y solo requiere dos conexiones USB a su PC: una para alimentar la placa y otra para controlar al programador.

No tuve éxito en hacer lo mismo con la placa Altera MAX V. Parece que esta placa se diseñó hace unos 6-7 años y no se ha actualizado desde entonces para mantenerse al día con la versión actual de las herramientas de Quartus. No pude obtener las herramientas para comunicarme con la placa en absoluto, incluso después de haber bajado la versión a la versión bajo la cual se desarrolló la placa.

CPL de Xilinx ( series 9500 más antiguas , y más reciente CoolRunner series ) también son bastante funcionales y potentes, y el paquete es manejable (QFP).

Todos son compatibles con herramientas de desarrollo gratuitas (llamadas ICE WebPack), y hay un par de kits de desarrollo baratos .

Por lo tanto, con pocas líneas en Verilog puede estar en funcionamiento en muy poco tiempo.

Como ejemplo de capacidades, una vez hice un simulador de EPROM que copiaría todo el contenido de EEPROM en una memoria RAM estática rápida, proporcionando un acceso de 1 hora a los datos, emulando una ROM súper rápida, todo bajo el CPLD XC9572.