Diseño LNA multibanda [cerrado]

1) ¿Cuáles son los desafíos en el diseño de amplificadores para altas frecuencias?

Permite dividir esa pregunta en 2 partes

------ diseño de banda estrecha

Un diseño de banda estrecha, con un oscilador local de bajo phasenoise, puede tener un ancho de banda de 100Hz; La NASA se comunica con algunos satélites a anchos de banda tan bajos (tasas de datos bajas); en un sistema 50_ohm a temperatura ambiente, el nivel de ruido será de 0.89 nanoVolts RMS * sqrt (ancho de banda), y un sistema de 100Hz (que admitirá aproximadamente 100 bits por segundo) tendrá un ruido de 0.89nV * sqrt (100) o 0.89nV * 10 o 8.9 nanoVolts RMS piso de ruido. Con el límite de Shannon cerca de 0dB SNR, la energía de señal recuperable también será de 8.9 nanoVolts RMS señal . Para alimentar la señal a un cuantizador / digitalizador / ADC a 1voltRMS (2.828v PP), necesitará una ganancia de voltaje cercana a los 300 millones, sin oscilación.

Sin embargo, los circuitos de distribución VDD (que proporcionan potencia para cada una de las 20 etapas de ganancia o mezcla o ganancia variable (para proporcionar una ganancia ajustable para mantener una carga de ADC cercana a la escala completa)) tendrán resonancias, y debe evitar el cableado VDD siendo una ruta de retroalimentación furtiva.

También debe seleccionar un rango pequeño y preciso de frecuencias; eso requiere que aprenda sobre los comportamientos de phasenoise, porque el ruido angular de los osciladores locales se mezclará con el "ruido" de close_in y far_out (aleatorio y periódico), degradando la SNR; además, para seleccionar un pequeño rango de frecuencias, necesita filtros afilados, ya sea por cavidades o tiras de tensión o LC o filtros activos (generalmente con niveles de ruido muy por encima de los pisos predeterminados de 50 ohmios de los filtros pasivos)

------ banda ancha (DC --- luz, 1MHz a 100GHZ) diseño

En el diseño de banda ancha, si necesita una respuesta de frecuencia FLAT, las resonancias cualquiera (a menos que estén debidamente amortiguadas) serán un problema; y hay varios métodos para causar resonancias

a) modos de almacenamiento de energía en las cavidades de cualquier estructura de blindaje

b) inductancia + capacidad de almacenamiento de energía

c) energía de línea de banda: regletas de potencia, tiras de señalización, tiras de señalización, GND       Tiras (2milliMeters de metal causan 2mm de retraso y también almacenan energía)

d) el "árbol" de distribución de VDD

También el diseño de banda ancha es muy vulnerable al acoplamiento entre entrada y salida, pero los circuitos sintonizados no tienen permitido rechazar la energía no deseada.

2) ¿por encima de qué frecuencia ya no funciona "opamp normal"?

Hay al menos tres compensaciones aquí

a) se puede usar un difusor con emisor-seguidor (el circuito Cherry-Hopper) a frecuencias bastante altas, porque el cambio de fase total es muy pequeño

b) las inductancias se convierten en un gran problema, en parte porque GND se convierte en un nodo no controlado

c) La capacitancia de 10pF a 1 voltio RMS a 10 GHz requiere qué potencia?

Potencia = F * C * Vrms * 2 = 10 ^ 10 Hertz * 10 ^ -11 Farad * 1voltRMS ^ 2 = 0.1 vatios

Por lo tanto, una unidad operativa de 10 pF a 10 GHz a 1 voltio RMS debe proporcionar 100 milivatios a la carga.

3) el diseño de ART of LNA: distorsión, Zin, Zout, Noise Floor, cambios de fase que alteran los ojos de los datos, filtrado VDD, supervivencia ESD, inestabilidad (oscilación) para varios Zsource o Zload

4) coincidencia de ruido: debido a que la energía de la señal se vuelve tan valiosa (la ganancia se vuelve tan difícil de lograr), buscamos coincidencias conjugadas entre etapas;

5) por qué solo se usan unos pocos transistores grandes: no podemos usar el OPAMP estándar porque el UGBW puede ser de solo 1.000MHz o 2,000MHz; aceptamos que no podemos usar grandes proporciones de resistencias de retroalimentación para lograr una ganancia precisa porque el parásito C a través de las resistencias conduce a la división capacitiva que establece la ganancia, no las relaciones de resistencias; usamos unos pocos transistores grandes, que operan a CORRIENTES ALTAS para proporcionar ALTA TRANSCONDUCTA, tal vez con resistencias de emisores para linealizar la ganancia de la etapa y empujar IP2 e IP3 hasta niveles de intercepción altos para una distorsión satisfactoria; para las comunicaciones canalizadas, como los teléfonos celulares, el comportamiento de IP3 es clave

¿Cuáles son los desafíos para diseñar amplificadores con altas frecuencias?

Esto depende de lo que consideres alto. Lo desafiante siempre está cambiando. Donde antes era impresionante obtener algunos GHz del CMOS estándar, actualmente la gente está trabajando con circuitos CMOS dentro del espectro de ondas milimétricas: osciladores a 500 GHz o más, convertidores descendentes de 200 GHz, etc.

Hay dos partes en esto. Primero, existe la limitación natural del ancho de banda de los circuitos: la capacitancia debida a las interconexiones, la carga de salida, la capacitancia de la puerta de carga, etc. limita la frecuencia superior que podemos obtener en el diseño analógico "clásico". La forma en que los diseñadores de RF resuelven algunos de estos problemas es mediante la inserción de inductores para desconectar la capacitancia. Esto naturalmente también forma un diseño de banda limitada.

La oscilación también se convierte en un problema. En el diseño analógico de baja frecuencia, la fuente de la oscilación es nuestra propia red de retroalimentación. Sin embargo, en los amplificadores de alta frecuencia, la capacitancia de la salida a las entradas (por ejemplo, la capacitancia de la compuerta de drenaje) puede proporcionar suficiente retroalimentación para dar como resultado un amplificador inestable. Por lo general, esto no es visible porque en esas frecuencias la capacitancia de salida evita una gran ganancia, pero como acabo de decir, ahora esta capacitancia de salida está sintonizada y se vuelve invisible.

Otra diferencia es que el diseño y la simulación se vuelven más importantes a medida que aumentamos la frecuencia. A frecuencias más bajas y diseño de circuito integrado analógico general, una extracción simplemente parasitaria puede dar resultados precisos. Cuando aumentamos la frecuencia, este ya no es el caso, y requerimos simulaciones electromagnéticas 3D completas de cosas como la red que conecta los terminales de un transistor a las capas metálicas circundantes.