Dado un circuito de flip-flop JK (usando un flip flop D con un MUX 2 por 1) ¿cómo puedo obtener una tabla de verdad de este circuito?
D = JQ '+ K'Q
Nota: Esta NO es una pregunta de tarea. Simplemente quiero saber cómo realizar un seguimiento de varias entradas para comprender la funcionalidad de este circuito
Ya ha derivado la ecuación para la entrada a la entrada D del flip-flop:
D = (J • \ $ \ mathsf {\ small \ overline {\ text {Q}}} \ $) + (\ $ \ mathsf {\ small \ overline {\ text {K}}} \ $ • Q)
Para que puedas construir una tabla de verdad para esta ecuación:
J K Q D
------- ---
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
Note porque es un flip-flop cronometrado, Q y \ $ \ mathsf {\ small \ overline {\ text {Q}}} \ $ no reflejarán el estado de D hasta después del pulso del reloj de Clk).
También tenga en cuenta que cuando J y K son ambos 1, la salida cambia, que es el comportamiento correcto para un flip-flop J-K.
Lea otras preguntas en las etiquetas digital-logic flipflop