He estado tratando de descubrir las diferentes puertas lógicas y actualmente estoy mirando una puerta NOR como en la imagen de arriba. Después de leer varios sitios, todavía no entiendo cómo funciona esto en lo que respecta a la salida.
Según esta imagen y lo que sé, A y B son lo que son en la imagen ... A pasa por el pMOS que da un 1 porque A es 0, y B pasa por otro pMOS que da un 0 desde entonces B es 1 ... así que tienes un 1 y un 0 para la salida de ese lado, luego en el otro, los nMOS solo toman A y B y dan lo que son, así que tienes otro 1 y un 0 para la salida de ese extremo ... Lo que no veo es cómo se traduce a 0 para la salida. Entiendo el significado de NOR, que solo es cierto, 1, si tanto A como B son cero, pero no entiendo lo que ocurre, los resultados de cada entrada que pasa por los MOSFET a la salida.