Si la salida de la compuerta lógica tiene una resistencia de pull-up o pull-down

0

Estoy un poco confundido acerca de si mi compuerta AND elegida debería tener resistencia de pull-up o pull-down en las salidas, ya que no veo ninguna oración que contenga palabras como pull-up / down o sink o source ... pero, según tengo entendido, los IC TTL suelen necesitar resistencia de subida / bajada en la salida. Cuando estoy mirando los esquemas entonces diría que es capaz de hacer tanto alto como bajo, ya que hay transistores que conectan la salida tanto a Vcc como a Vdd. Aquí está la hoja de datos: entrada triple AND .

También estoy usando la compuerta NOR que indica que es salida de tótem: Diodes Incorporated y número de pieza: 74AHCT1G02W5-7 (lo siento, no hay suficiente reputación para publicar más de 1 enlace: D). Tengo razón en que es capaz de generar tanto salidas bajas como altas, pero alta significa que es solo 3.5V, ya que hay caídas de voltaje en las uniones de transistores, por lo que tendría que usar una resistencia pull-up en la salida, por lo que sería 5V .

Fragmento de esquema que tengo en este momento:

Algunas explicaciones adicionales también son muy apreciadas, por lo que tendría el know-how para el futuro sobre cómo leer la información necesaria de la hoja de datos.

    
pregunta Martin Ploom

2 respuestas

4

Una salida de colector abierto o de drenaje abierto siempre necesitaría una resistencia de pull-up para obtener un nivel de voltaje definido. Pero no está utilizando una salida de este tipo.

Las salidas TTL tienen niveles de voltaje definidos tanto para señales bajas como altas, pero el nivel alto puede ser tan bajo como 2.4 V (dependiendo de cuánta corriente debe suministrar la salida). Esto no es un problema para las entradas TTL (que interpretan cualquier voltaje por encima de 2 V como alto), pero puede ser un problema para otras familias lógicas.

Las salidas CMOS aumentan casi a la tensión de alimentación y bajan a casi el nivel del suelo (porque no utilizan transistores bipolares sino MOSFET). Por lo tanto, las entradas CMOS son bastante estrictas (por lo general, las señales de bajo nivel deben estar por debajo del 30% de V CC , y las señales de alto nivel, superiores al 70%).

Si desea conectar una salida TTL a una entrada CMOS, necesita una resistencia de subida para elevar la señal de nivel alto. (Conectar una salida CMOS a una entrada TTL funciona bien).

(En las hojas de datos, los niveles de salida garantizados se especifican como V OL y V OH , y los niveles de entrada requeridos como V IL y V IH . Una salida y una entrada coinciden si \ $ V_ {OL} \ leq V_ {IL} \ $ y \ $ V_ {OH} \ geq V_ {IH} \ $.)

LS es una familia TTL; HCT es una familia de CMOS que tiene entradas compatibles con TTL. Entonces, en su caso, no necesita una resistencia de pull-up para obtener un nivel de voltaje correcto.

Puede haber otras razones para usar resistencias pull-up / -down, por ejemplo, para obtener una señal definida cuando los chips aún están en reinicio y no controlan sus salidas de ninguna manera.

    
respondido por el CL.
1

Un tótem push-pull puede llevar la salida a 0,6-0,7 voltios de Vcc. Con un par de Darlington bajará 1.2-1.5v. En teoría, esto significa que la salida no requiere un pull up. Prácticamente, aunque la lógica está ligada a otra lógica, esto sería más que suficiente para impulsar la entrada de esa lógica. En última instancia, no es una mala idea vincular los pullups débiles a las entradas para asegurarse de que cuando se enciende el dispositivo se inicia en un estado predecible.

    
respondido por el vini_i

Lea otras preguntas en las etiquetas