Mientras intenta minimizar el número de compuertas NAND para realizar la función EXOR,
\ $ A \ overline {B} \ \ cup \ \ overline {A} B \ $,
Utilicé De Morgan's & consiguió la expresión
\ $ \ overline {\ overline {\ left (A \ overline {B} \ right)} \ cdot \ overline {\ left (\ overline {A} B \ right)}} \ $
y por lo tanto terminó con \ $ 5 \ $ NAND Gates.
Pero mi libro muestra que solo se puede hacer con \ $ 4 \ $ Gates.
¿Cuál debería ser un buen enfoque para este problema de minimización?
¿Debo evitar usar la ley de De Morgan aquí?