Cuando se propone hacer algo que pueda admitir conexiones diferenciales o de un solo extremo desde el codificador, ¿por qué no intentar lo que he hecho en varios proyectos?
Antes de profundizar en eso, permítame aclararle que los codificadores diferenciales no emiten oscilaciones de voltaje que vayan por encima y por debajo de GND. Un solo A + o B + o A- o B- siempre cambiará de GND a un voltaje positivo (muy típicamente 5V). El aspecto diferencial entra en juego simplemente porque los pines A- y B- simplemente se invierten lógicamente de sus A + y B + contrapartes.
También tenga en cuenta que los receptores diferenciales están diseñados para extraer la diferencia entre un par de señales que son inversiones lógicamente nominales entre sí. El receptor diferencial típico será capaz de detectar desde un par de señales que ha reducido la amplitud, incluso a menos de medio voltio, debido a la atenuación a través de un cable muy largo. Los receptores también pueden acomodar un rango de voltaje de modo común que se extiende por debajo de GND para que puedan detectar en situaciones donde puede haber un número de voltios de cambio de nivel de GND entre diferentes subsistemas. (Incluso sin la atenuación del nivel de la señal, los receptores en un sistema diferencial también son capaces de rechazar altos niveles de ruido en cada señal de un par).
En mis diseños traigo desde un conector todos A + , A- , B + y B - . Las entradas A + y B + van directamente a las entradas + de un receptor de línea diferencial cuádruple AM26LV32. (Tenga en cuenta que algunos diseños también requerirán el canal Z o Índice). Las entradas A- y B- van a una doble 2 - > 1 chip mux analógico (uso la parte TS5A22362) . Las salidas del chip de conmutación luego van a las entradas - del AM25LV32.
Las otras entradas laterales del chip mux analógico provienen de una configuración de chip de referencia de derivación TLV431 para producir un nivel de voltaje de ~ 2.5V. Se usa una línea de control de mi MCU para cambiar el mux analógico para el modo de terminación única o el modo diferencial. En el modo de terminación única, el AM26LV32 está viendo que su entrada + oscila entre 0 y 5 V aproximadamente y la entrada - se establece en un umbral de punto medio desde el TLV431. (Tenga en cuenta que esto realmente asume que el codificador no está a una distancia de 100 pies y que, como tal, no espera que haya un gran cambio de GND entre el codificador y el receptor. Con una referencia de 2.5V y una señal de oscilación de 0-5V a La diferencia de voltaje de GND entre el codificador y el receptor de hasta un voltio aún se puede acomodar fácilmente para una operación de un solo extremo).
El AM26LV32 es una gran parte porque puede tomar las entradas de 0 a 5V y funcionar con una VCC de 3.3V. Esto permite la conversión automática de nivel de las salidas a niveles lógicos de 3.3V para la conexión a la MCU (o como en mi caso típico un FPGA).
También anticipo que algunos codificadores que funcionan en modo de terminación única pueden conectarse en una configuración abierta de colector de drenaje / abierto con pullups de salida a un voltaje más alto, como + 12V. Me ocupo de eso en mi diseño ejecutando las señales del codificador a través de una resistencia de 2.2K antes de presentarlas al circuito descrito anteriormente. El lado de sotavento de la resistencia de 2.2K también está conectado a un chip de diodo de pinza de ESD / voltaje que está conectado a la fuente de alimentación de + 5V. Yo uso el DVIULC6-4SC6 para estas pinzas. La belleza de esta configuración es que permite codificadores que pueden emitir voltajes en el rango de 0 a 15V o 16V, pero funciona igual de bien para los codificadores de 0-5V.
Si la referencia se cambiara a algo más como 1.7V a 2V, entonces el circuito funcionaría bien para los codificadores de un solo extremo que operaban a oscilaciones de voltaje de 0 > 3.3V.