El flip flop tipo D necesita retroalimentación de su salida Q invertida para dividir la frecuencia entre dos. ¿Hay una explicación intuitiva para esto?
Sí, esto puede ser fácil considerando la siguiente imagen
simular este circuito : esquema creado usando CircuitLab
Un circuito que alterna la salida para el flanco ascendente de la entrada es un sistema de división de frecuencia por 2. El flip-flop JK en modo de alternancia (J = K = 1) y el flip-flop T (con T = 1) pueden implementar este circuito fácilmente. Pero todo lo que tenemos es un DFF.
Un DFF activado por flanco positivo captura la entrada (entrada de datos) en el flanco ascendente del reloj y este valor capturado se da como salida. Entonces, si conectamos la versión invertida de la salida de DFF como la entrada de datos a la DFF, la salida cambiará para cada flanco ascendente del reloj. Este circuito dividirá la frecuencia de reloj por 2.
Lea otras preguntas en las etiquetas digital-logic flipflop counter