Si se da un flip-flop D en la entrada D = 1 cuando el reloj es C = 1

Para que DFF funcione como se describe en la hoja de datos, se deben cumplir los requisitos de tiempo específicos. Consulte la 7474 DFF hoja de datos , en particular la página 6. Define los siguientes requisitos:

• tw, duración del pulso. Esta es una duración mínima de la señal respectiva en estado específico (alta o baja);
• tsu, el tiempo de configuración de la entrada de datos antes de las transiciones CLK de bajo a alto;
• th, espera tiempo. La entrada de datos debe permanecer en su estado después de las transiciones CLK altas durante el período de tiempo declarado.

Si su circuito que usa DFF cumple con estos requisitos, la funcionalidad declarada está garantizada por el fabricante.

Sin embargo, si algo sale de estos requisitos (fuera de las especificaciones), el comportamiento del DFF, su estado y el nivel de sus señales de salida, no está garantizado, probablemente causando un mal funcionamiento de todo el dispositivo.

A continuación, sobre los niveles de salida. La misma hoja de datos que vinculé anteriormente muestra Tabla de funciones en su primera página. Identifica los estados y las salidas del DFF dadas condiciones de entrada específicas. Debe encontrar la respuesta para cualquier escenario en esta tabla.

Esta pregunta es realmente imposible de responder tal como está.

Los tipos D vienen en varios sabores ... Desafortunadamente, las personas suelen ser malas en el uso del nombre completo de la versión de la que hablan.

Un Flip-Flip tipo D puede ser simple ...

almáscomplejoEdge-TriggeredD-TypeFlip-Fopcomoeldispositivo74xx74.

Enelcasosimple,lalíneadelrelojactúamáscomohabilitaciónquecomounrelojreal.Comodeberíapoderver,cuandolalíneadelrelojestáalta,lalíneadedatospasaalpestilloS-Ry,alcambiarlamientrasestáalta,lassalidascambiarán.Enmiopinión,elcircuitoesmásbienuncierretransparente.

Eneldispositivodedisparoporbordemáscomplejo,losflip-flopsadicionalesevitanestoyelbloqueodesalidasoloseestableceenelbordeascendente(enestecaso)delreloj.

Paraamboscircuitos,elestadofinaldependedelasincronizacióndelosdatosylosbordesdelreloj.Enalgunoscasos,lasalidapuedeoscilarrealmentedebidoala metastability . Las otras respuestas aquí han cubierto esos requisitos en detalle, por lo que no lo ampliaré más allá de decir que cambiar C y D al mismo tiempo es una mala idea y producirá resultados impredecibles.