Para las trazas que llevan una corriente continua estática, es bastante fácil calcular el ancho de traza mínimo en función de la ampacidad requerida de la traza. Sin embargo, no estoy seguro de qué se debe considerar al dimensionar una traza para CMOS, TTL, etc.
Por ejemplo, si tiene flexibilidad en la acumulación de tableros y puede hacer que la traza sea más delgada o más ancha y aún así cumplir con los requisitos de impedancia, ¿cuáles son las razones para hacer que la traza sea más ancha / más delgada?
¿Las diferentes familias lógicas requieren diferentes consideraciones para los anchos de rastreo?
¿Existen razones para no hacer que los trazos lógicos digitales sean lo más finos posible para permitir una mayor densidad de enrutamiento con menos interferencias?