Toma el siguiente ejemplo: Un ADC SAR clasificado para funcionamiento de 5v y 3v3 se opera a 3v3 (tanto para VDD como para VREF). Alguien es un poco descuidado y aplica 5v a una de las entradas. ¿Puede esto dañar permanentemente el ADC de alguna manera?
Una explicación ligeramente detallada de por qué o por qué no sería apreciada.
Eso se escribiría en la hoja de datos.
Si la clasificación máxima absoluta que se aplica a los pines de entrada se da como "5.5V", está bien. Si se da como algo como "VDD + 0.5V", no estás bien.
Cada bit de información y la forma en que está escrita tiene sentido en una hoja de datos. Siempre. 1
1. A menos que haya un error en ello. Lo que también ocurre ... Y cuando lo hace, eso apesta.
Los circuitos integrados lógicos (IC) lógicos, incluso las partes de señales mixtas como un ADC, generalmente tienen diodos de protección inferiores y superiores a los que sujetan los voltajes de las clavijas de entrada a los rieles de alimentación positivo y tierra / negativo.
La inclusión de estos diodos generalmente se indica en la hoja de datos, a veces de forma oblicua al indicar los voltajes de los pines de entrada 'Máximo Absoluto' como 'Vdd + 0.6V' y 'GND-0.6V' o similares.
La capacidad actual de estos diodos a menudo no se indica pero, como guía, los diodos de sujeción en familias de 74HC / 74HCT podrían manejar 20 mA en forma continua. Es recomendable incluir una resistencia de entrada en serie antes de su pin de entrada de ADC que limitará la corriente de entrada de sobreexplotación / rebaje a 1 mA o menos.
Muy relacionados con esto son sobrepasamientos y faltantes durante la operación del ADC; La carga inyectada, cuando se encienden los diodos ESD, tiene que encontrar una ruta de retorno. Si esa carga en movimiento altera la carga en los condensadores de retención de muestra, o altera las decisiones del comparador, su ADC de 10 bits será inestable.
En un ADC de 16 o 20 o 24 bits, la mera presencia de unos pocos cientos de miliVoltPP en los pines SPI, incluso con niveles lógicos de "0" o "1", inyectará carga y alterará el rendimiento. Creo que hay una famosa casa de diseño de IC en Plano que colocó ADC de 16 bits en un chip con una MCU muy trabajadora; el ADC solo era válido para 8 bits a menos que la MCU se pusiera en suspensión; esto es lo que me dijeron.
PUEDE integrar digital ruidoso con análogo silencioso, en el mismo troquel de silicona, pero debe proporcionar un "tiempo de silencio", a menudo de 100 nanosegundos, o aceptar una toma de decisiones análoga deficiente. Hay una famosa compañía de chips en Dallas que adquirió una famosa compañía de DAC / ADC; la compañía de Dallas integró parte del IP de nueva propiedad --- un ADC de 24 bits --- con un MCU de 32MHz; No creía que el rendimiento del ADC de 24 bits se mantendría ... 24 bits; La lectura cuidadosa de la hoja de datos revela la verdad: la MCU debe reducirse, a 8MHz o 125nanoSegundo, para alcanzar los 24 bits del ADC.
Si examina las hojas de datos de los ADC de 24 bits de LLTC (independiente), es posible que observe que los pines SPI (3 de ellos) reciben un aislamiento especial, no están conectados directamente a ningún bus de computadora.
¿Son estas advertencias ------- permanentemente dañinas? ¿Lo llamamos "daño" cuando el ADC de 16 bits solo proporciona un rendimiento de 8 bits?
Lea otras preguntas en las etiquetas adc maximum-ratings