Se dice que un decodificador con n entrada tiene 2 n salidas correspondientes a los 2 n mínimos de las n variables de entrada. Un decodificador n-to-2 n y m OR gates pueden, por lo tanto, implementar cualquier circuito lógico combinacional.
¿Puede alguien explicar más detalles acerca de por qué, por lo tanto, puede implementar cualquier circuito lógico combinacional?
Esto huele a tarea, y de todos modos, al final, descubrir esas cosas por ti mismo es mucho mejor para ti, así que solo te daré una pista.
Dibuje la tabla de verdad de la función n-input 1-output que desea realizar. Las 2 salidas n de su decodificador corresponden a las filas en su tabla de verdad. Desea que el resultado sea un 1 en las filas donde ha puesto uno en la columna de resultados. Ahora, ¿cómo conectarías un OR de muchas entradas para lograr eso? Si solo tuviéramos que decir compuertas OR de 2 entradas, ¿cómo podrías hacer una entrada x O?
No recuerdo el 100% de esto ya que fue hace mucho tiempo, pero básicamente es algo como:
Los decodificadores producen 2 n minterms de n entradas, se pueden usar externos o compuertas para implementar una función lógica en forma de SOP.
Pasos: 1. Obtener las funciones en forma de SOP canónica 2. Obtenga un decodificador con el número suficiente de entradas para sus funciones 3. Inserte puertas externas del tamaño adecuado y comience a cablear de acuerdo con las funciones
No es una respuesta completa, pero espero que esto ayude un poco ...
Lea otras preguntas en las etiquetas digital-logic