Para chips de compuerta lógica discreta, ¿por qué no tenemos tipos ajustables? Los más cercanos que tenemos son los que varían junto con el suministro de voltaje.
Supongo que utiliza una referencia de voltaje en el chip. Entonces, ¿por qué no se establece externamente? La lógica de media tensión (nivel de fuente de alimentación) podría ser útil en algunas aplicaciones.
Usted puede tener umbrales de nivel lógico ajustables si realmente lo desea. Los analizadores lógicos más antiguos utilizan comparadores muy rápidos que permiten establecer el voltaje de umbral para la familia lógica y el circuito en particular con los que está trabajando.
Aún puedes hacer eso hoy si realmente lo necesitas.
Pero para el diseño lógico de propósito general, ¿por qué querría niveles lógicos ajustables? El estándar TTL ha servido bien durante las últimas décadas y aún es aplicable hoy en día, incluso con las nuevas familias de chips que ni siquiera se soñaban hace 30 años.
Los niveles lógicos reales dentro de la mayoría de los chips NO se basan en una referencia de voltaje específica. En su lugar, el circuito está diseñado cuidadosamente para tener los umbrales de nivel lógico adecuados para el proceso de fabricación particular que se utiliza para construir los chips.
La eficiencia energética y el rendimiento son los objetivos principales. El diseño de una familia lógica para operar con un rango de suministro de energía bien definido permite optimizar para cumplir con esos objetivos. En particular, existe una clara ventaja al reducir (y por lo tanto limitar) el rango de la fuente de alimentación, es decir, la reducción de la disipación de potencia.
La ya obsoleta familia de CMOS CD4000 era capaz de manejar un rango de suministro de energía muy grande (el suministro podía oscilar entre ~ 5V y ~ 15V), pero era lento en comparación con las familias más modernas de CMOS.
Además, incluso en las familias lógicas recientes hay partes especiales que permiten la operación con diferentes niveles de suministro de energía, si es necesario, como las partes con salidas de drenaje abierto.
Tenga en cuenta que los chips lógicos se utilizan esencialmente para realizar el "procesamiento digital", y esto no requiere, en principio, altos niveles de potencia (lo ideal sería que uno quisiera usar no poder para < em> proceso información). Siempre que surja la necesidad de controlar dispositivos que requieran una cantidad significativa de energía de las salidas de nivel lógico, siempre puede utilizar técnicas de interfaz estándar. Por ejemplo, puede conectar la salida lógica a un MOSFET de potencia para activar un relé. Sería inútil (de muchas maneras) crear una familia lógica completa capaz de manejar directamente cargas de poder relativamente altas cuando en realidad esto rara vez es necesario (en una pizarra digital compleja, la cantidad de "puertas" que realmente se necesitan para conducir tales cargas directamente son generalmente mucho más pequeñas que el "recuento de puertas" en general.
Lea otras preguntas en las etiquetas power-supply digital-logic logic-level logic-gates