En la Tabla 1, la CS4334 hoja de datos indica que acepta frecuencias de muestreo de audio estándar en kHz de 32, 44.1, 48, 64, 88.2 y amp; 96.
¿Qué hace uno para obtener una salida correcta si la frecuencia de muestreo de los datos de audio no es uno de estos números o es inferior a 32 kHz?
Esta no es mi área de especialización, pero al leer la hoja de datos obtuve lo siguiente:
"Esta arquitectura permite un ajuste infinito de la frecuencia de muestreo entre 2 kHz y 100 kHz simplemente cambiando la frecuencia del reloj maestro"
"MCLK debe ser 256x, 384x o 512x la frecuencia de muestreo de entrada deseada en BRM y 128x o 192x la frecuencia de muestreo de entrada deseada en HRM".
Lo que deduzco de eso es que, siempre que coincida con su reloj maestro con su frecuencia de entrada, el chip establece los divisores internos.
Sólo miré brevemente la hoja de datos. Este chip tiene una entrada de reloj llamada MCLK. Nuevamente, no leí los detalles, pero ciertamente parece estar sincronizado con ese reloj. Debería poder hacer que el chip funcione en una amplia gama de frecuencias de muestreo variando el reloj. También parece haber alguna opción de escala interna del chip para un reloj determinado.
Seguro que los detalles se encuentran en la hoja de datos si lo leen con atención.