Acabo de comenzar mi curso de arquitectura de computadoras y estoy tratando de entender la lógica universal, utilizando multiplexores para representar bloques lógicos. Encontré este ejemplo de cómo usar un multiplexor 2: 1 para representar un AND, pero podría usar un poco más de aclaración. Tengo tablas de verdad de un multiplexor 2: 1 y un bloque AND delante de mí, pero no puedo conectar los puntos.
Comencemos con la tabla de verdad para un mux 2x1:
sel in0 in1 out
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 1
En el circuito que se muestra, in0 está cableado a 0, por lo que no nos importa ninguna fila en la tabla de verdad donde es 1. Vamos a eliminarlas:
sel in0 in1 out
0 0 0 0
0 0 1 0
1 0 0 0
1 0 1 1
Ahora no necesitamos la columna in0 para que se pueda eliminar. Además, cambie el nombre de sel e in1 a las entradas que les hemos conectado:
B A out
0 0 0
0 1 0
1 0 0
1 1 1
... que es solo la tabla de verdad para una puerta AND
La mejor manera de verlo es pasar por cada salida posible mientras se cambian A y / o B
Empieza a verlo como un multiplexor (ya que eso es lo que es).
Cuando B es 0, la salida es 0, cuando B es 1, la salida es A
Entonces, cuando el resultado se pone igual a 1? La única vez que puede ser 1 es cuando B es igual a 1, ya que cuando B es 0, la salida es 0. Así que B es 1 y la salida es igual a A, si A es 0, entonces la salida es 0 y si A es 1 entonces la salida es 1!
Entonces, el único momento en que la salida es 1 es cuando A y B son 1, de lo contrario, la salida es 0, ¡esto es lo mismo que la salida para una puerta AND!
Espero que esto ayude: D
La sugerencia de Theran de usar tablas de verdad es una buena idea. Sin embargo, hay que tener cuidado con los multiplexores: el hecho de que una tabla de verdad sugiera que una determinada función lógica no siempre significa que un circuito multiplexor se comportará exactamente igual que esa función. Un multiplexor en el que la entrada 1 está vinculada alto, la entrada 0 está vinculada a A, y la entrada de selección está vinculada a B, generará un alto cuando A sea alto y B sea bajo, o cuando B sea alto y A sea bajo, o cuando tanto A como B son altos, pero eso no significa que la salida siempre será alta cuando A sea alta, ni cuando B sea alta. Es totalmente posible que si A se sienta alto y B cambie de estado, la salida podría bajar momentáneamente. Este comportamiento se conoce como un "riesgo lógico". Algunos multiplexores incluyen circuitos para evitarlos (por ejemplo, asegurando que cuando A y B son altos, la salida será alta independientemente de la entrada de control), pero otros no.
Lea otras preguntas en las etiquetas digital-logic multiplexer