¿Puede alguien explicarme los beneficios de este diseño (que se encuentra en el libro de Douglas Self) en comparación con el par de cola larga "clásico" basado en npn? ¿Qué segunda etapa realmente hace?
¿Puede alguien explicarme los beneficios de este diseño (que se encuentra en el libro de Douglas Self) en comparación con el par de cola larga "clásico" basado en npn? ¿Qué segunda etapa realmente hace?
La segunda etapa obviamente proporciona amplificación de voltaje adicional. Sin embargo, también tiene una función adicional. El condensador desde el colector a la base proporciona la compensación del polo dominante que hace que el amplificador sea estable (en general, desde la ganancia unitaria hasta la muy alta ganancia de bucle cerrado).
Como es probable que este sea un amplificador operacional integrado, donde la capacitancia toma mucha área, la compensación aprovecha el efecto Miller para multiplicar la capacitancia efectiva por aproximadamente la ganancia de la etapa.
Además, la etapa de entrada PNP permite que el rango de voltaje del modo común se acerque mucho más al riel negativo. Podría ser útil para aplicaciones de suministro único.
La segunda etapa toma la salida del par de diferencias y aplica mucha ganancia de voltaje. También elimina las altas frecuencias (el condensador del molinero) para que la retroalimentación negativa aplicada externamente no cause inestabilidad u oscilaciones.
Un amplificador operacional debe tener una gran cantidad de ganancia de bucle abierto, ser estable (bucle cerrado), proporcionar una impedancia de salida baja y una impedancia de entrada alta, por lo tanto, la 2ª etapa mejora en gran medida la ganancia mientras proporciona estabilidad cuando se agrega retroalimentación negativa .
Considera el uso de transistores PNP, esto no tiene ninguna importancia para lo que hace la etapa 2. Un par de entrada NPN todavía tendrá una etapa 2, pero podría ser un transistor PNP.
Hay una tarea adicional que la segunda etapa debe cumplir: Corrección de asimetría causada por la primera etapa diferencial.
El problema es que el reflejo de la corriente npn no puede ser completamente simétrico (no puede proporcionar dos corrientes de CC iguales). La corriente a través del transistor pnp más a la derecha (con el signo "-") es más grande que la corriente a través del transistor pnp izquierdo. La diferencia es causada por las dos corrientes de base (IB1 + IB2) de los transistores npn de espejo actuales.
Sin embargo, equilibrando las corrientes a través del diff. El amplificador es importante para el rendimiento del diff. par. Eso significa: ¡Sin ninguna señal de entrada, las corrientes de CC inactivas de las pnp deben ser iguales!
Ahora: este problema se puede resolver cuando la ganancia de corriente y el punto operacional del transistor npn de la segunda etapa se seleccionan correctamente: su corriente de base debe ser idéntica a (IB1 + IB2). En este caso, las corrientes de colector de CC inactivas de ambos transistores pnp pueden igualarse. Entonces, el diff. La etapa es totalmente simétrica y envía una señal a la segunda etapa que depende de la diferencia. solo señal de entrada
EDIT (comentario): hay un aspecto adicional: en lo que respecta al transistor de la segunda etapa: mejora adicional de las propiedades simétricas de la etapa diferencial.
El voltaje del colector-emisor VCE1 del transistor de espejo de corriente npn izquierda es idéntico al VBE del transistor de la segunda etapa (app. 0.7V). Por lo tanto, podemos suponer que VCE1 es prácticamente idéntico al voltaje de colisión-emisor VCE2 del otro ( derecha ) transiustor npn de espejo de corriente (VCE1 = VCE2 = VBE2).
Por lo tanto, los voltajes de corriente continua VCE de ambos dif. Los transistores pnp de la etapa son igualmente iguales. Esta mejora de simetría elimina las variaciones que resultarían de mayores oscilaciones de voltaje dentro del diferencial. tanto en el colector del transistor de la segunda etapa (VCE solo ap. 0.7V).
Lea otras preguntas en las etiquetas transistors amplifier differential