¿Puede alguien explicar en términos sencillos cómo funciona un modulador delta-sigma específicamente para aplicaciones ADC? He buscado en Google y lo he estado juntando, pero todavía no tengo claro algunas cosas.
La mayoría de las descripciones tienen en cuenta un acumulador con un cierto desplazamiento de CC que afecta la oscilación de los ADC, pero no entiendo qué se está acumulando / qué está oscilando / a qué umbral se refieren.
Creo que la forma más fácil de empezar a pensar en esta pregunta es imaginar un ADC paralelo de 8 bits "perfecto en todos los sentidos"; produce un número de 8 bits cada vez que se convierte. Es un dispositivo de 8 bits, por lo que solo se aproxima a la entrada analógica real que recibe.
Digamos que el intervalo de entrada es de 0 a 2.55 V: cada cambio de bit más bajo vale 10 mV y 10 mV es su resolución y precisión (recuerde que es perfecto en todas las demás formas). Si ingresó 1.015V, produciría una salida digital equivalente a 1.01V, es decir, hay un error de 5mV.
Ahora considere esta situación: la salida ADC se convierte nuevamente en analógica mediante un DAC de 8 bits y se resta de la tensión de entrada para producir una tensión de "error". Considere también que la tensión de error está integrada y ahora alimenta la entrada del ADC en lugar de la entrada original.
LoquesucedeahoraesquelasalidadelADCbuscaráporencimaypordebajodelvalorprecisodelvoltajedeentradareal.AhorasepuedenpromediarvariassalidasADCconsecutivas(eneldominiodigital)paraobtenerunaimagenprogresivamentemásprecisadelaseñalanalógicareal.
¿PorquénousarunADCde4bits?Siseusan4bitsparalograrlamismaprecisiónqueelADCde8bits,sedebenpromediarmásresultadosconsecutivosparaadaptarsealafragmentaciónde4bitsencomparaciónconlos8bits.
Lleveestoalosextremos-imagineunADCdeunbit-básicamenteesuncomparador-debentomarsemuchosresultadosypromediarseparaalcanzarelequivalentedeunADCde8bits,perosilavelocidadesaltaylapotenciadeprocesamientoesbienentoncesnohayproblema.
LadificultadparaexplicarestetipodeADCesquesiusted"usa" la arquitectura normal de un solo bit Delta-Sigma, los números digitales producidos pueden confundir la mente. De todos modos esa es mi opinión sobre las cosas!
El concepto clave de un modulador delta-sigma, el corazón de los convertidores A-D y D-A, es producir un flujo de palabras digitales cuyo valor promedio coincida con un valor de entrada. En el caso más extremo, y más común, las palabras digitales son bits únicos a alta velocidad (128 o más veces el ancho de banda de la señal de entrada). En un ADC, el flujo de bits se filtra digitalmente para producir un flujo más lento de palabras más anchas, y en un DAC, el flujo de bits se filtra en el dominio analógico para crear una señal de salida analógica.
El mecanismo básico es un circuito de retroalimentación, en el que el valor promedio de los valores pasados del flujo de salida se compara con el valor de entrada actual, y el resultado de esta comparación se usa para crear el siguiente valor de salida. Crear el promedio es básicamente una forma de filtro de paso bajo, y los matices con respecto al diseño de los conversores delta-sigma se relacionan principalmente con el diseño de este filtro. Este filtro tiene el efecto de mantener el ruido introducido por el comparador (cuantizador) separado de la señal deseada en el dominio de frecuencia, un proceso denominado "modelado de ruido". Esto permite que el filtro de salida elimine el ruido y mantenga intacta la señal original.
El corazón de un típico convertidor delta-sigma es un par de bloques delta-sigma emparejados que tomarán valores de entrada de un bit y, para cada entrada de valor, producirá una salida de escala continua que se basa en ese valor y el anterior Valores que ha recibido. Generalmente, los bloques deben diseñarse de modo que si se alimentan con una secuencia de entradas seguidas de un "1", generen un valor más alto que si se alimentaran con la misma secuencia seguida de un "0".
En el uso típico, la señal a convertir se comparará con la salida de los primeros bloques delta-sigma. La salida de esa comparación será alimentada en ambos bloques; la salida del segundo bloque se filtrará y luego se enviará como salida del convertidor.
En un ADC delta-sigma, el primer bloque delta-sigma operará en señales analógicas, mientras que el segundo operará en cantidades digitales de múltiples bits. En un DAC delta-sigma, el primer bloque operará en cantidades digitales, mientras que el segundo actuará sobre señales analógicas. Algunos amplificadores de aislamiento analógico utilizan dos bloques delta-sigma analógicos, diseñados de manera que la salida analógica del segundo bloque intentará reflejar la señal con la que se está comparando el primer bloque. Dos factores principales determinan qué tan bien la salida del segundo bloque coincide con la entrada de referencia; El primer factor es la precisión de hacer coincidir los dos bloques delta-sigma. El segundo factor es el grado en que los conversores delta-sigma pueden ajustarse a la señal de entrada dado que solo hacen un número finito de comparaciones. Hay una variedad de medios a través de los cuales los fabricantes pueden intentar modificar los bloques delta-sigma para obtener un rendimiento óptimo con varios tipos de entradas; Lo esencial a tener en cuenta es que el flujo intermedio de datos provenientes del comparador no representa el valor de entrada directamente, sino que causará que un bloque delta-sigma que lo recibe produzca algo razonablemente cerca de la entrada.
Lea otras preguntas en las etiquetas adc