Circuitos CMOS sin almacenamiento intermedio en búfer

Tiene que ver con proporcionar características de unidad de salida estables y predecibles para un dispositivo lógico CMOS.

Lea el documento de TI sobre el tema

CMOS búferes
Un dispositivo CMOS con memoria intermedia es uno para el cual la impedancia de la salida ON es independiente de todas y cada una de las condiciones lógicas de entrada, tanto anteriores como actuales, y se dice que tiene una salida con memoria intermedia o que es un dispositivo CMOS con memoria intermedia.

En su compuerta NAND, ¿cuál es la ruta de salida cuando una entrada es alta y otra es baja? Ahora, ¿cuál es la ruta de salida cuando ambas entradas están bajas?

En ambas situaciones la salida es alta. Pero con un nivel bajo, la salida se conduce a través de un solo canal P. Cuando ambos están bajos, la salida se conduce a través de dos dispositivos de canal P en paralelo.

Esto significa que las características de conducción actuales de la salida dependen no solo del valor lógico de la salida, sino también de la combinación de entradas utilizadas para generar esa salida. Difícilmente la situación ideal para una puerta lógica.

Al almacenar en búfer la salida a través de un par de puertas no, las características de salida se vuelven independientes de los estados de los pines de entrada individuales y dependen únicamente del valor de salida lógico.

Se reduce a la constante RC. Si tiene una gran capitalización en la salida, desearía que un Ron bajo del circuito anterior lo cargue lo suficientemente rápido y obtenga una salida "buena". Si conecta directamente una compuerta NAND a la salida, si su entrada está desplazada con una pendiente lenta, el Ron de la NAND será muy alto y tomará un tiempo cargar la tapa de salida. Pero si coloca puertas NO, la entrada de su última etapa es puramente digital, lo que cargará / descargará su límite de salida muy rápido.