¿Por qué la caída de voltaje en esta resistencia cuando el transistor está apagado?

De los comentarios:

  

... pero no estoy seguro de por qué el libro supondría que no hay ningún circuito conectado en V _out . Esta sección del libro habla sobre circuitos integrados (y dijo que este circuito se usaba comúnmente en circuitos integrados después de 1980). Por lo tanto, parece seguro asumir que siempre habrá otro circuito conectado de modo que V _out de este circuito sea V _in de algún otro circuito. ¿Sabemos que esto no cambiará el comportamiento del circuito "demasiado"? Es decir, ¿sabemos que este cambio de inversión de voltaje seguirá funcionando si agregamos otro circuito a V _out ?

Esto es realmente una suposición justa para MOS si están manejando otros dispositivos MOS.

Figura 1. La salida (1) de una puerta generalmente controla las entradas (2) de otras puertas y éstas tienen una impedancia de entrada muy alta.

Tenga en cuenta que esto solo será verdad en la condición de estado estable. Cuando se produce la conmutación, la capacitancia de la compuerta de entrada debe cargarse a través de la resistencia V _dd y se producirá una caída de voltaje como usted sospecha. Es esta disipación de potencia de conmutación la que genera gran parte del calor en la lógica de alta velocidad.

Piense que el transistor tiene una resistencia muy grande cuando está apagado. Así que esencialmente tienes esto:

^{simular este circuito : esquema creado usando CircuitLab}

La corriente es entonces:

$$ I = \ frac {V_ {DD}} {R_D + R_ {off}} $$

Y el voltaje en \ $ R_D \ $ es:

$$ V = IR_D $$

¿Qué sucede si \ $ R_D \ $ es muy grande (digamos 10M \ $ \ Omega \ $)? La corriente es esencialmente cero entonces, y el voltaje a través de la resistencia es de 0V.

En el caso ideal, \ $ R_ {off} \ $ es 'infinito', lo que significa que tendrías un circuito abierto y no fluye corriente a través de un bucle abierto. Pero incluso para los valores prácticos, \ $ R_ {off} \ $ obliga a que la corriente sea despreciable.

Si hubiera algún otro circuito conectado a \ $ V_o \ $ en su esquema, entonces necesitaríamos saber la resistencia equivalente al mirar ese otro circuito porque la corriente ya no puede ser despreciable, pero en su caso, se descarga en \ $ V_o \ $.

Puede usar la Ley de Ohm, pero debe reconocer que si el transistor no está conduciendo, entonces no fluye corriente a través de la resistencia. Por lo tanto, no hay voltaje en la resistencia, lo que significa que la tensión en ambos extremos de la resistencia debe ser la misma. Como sabemos que un extremo de la resistencia está conectado a \ $ V_ {DD} \ $, el otro extremo también debe tener un voltaje igual a \ $ V_ {DD} \ $. Entonces, cuando no hay flujos actuales, debe ser cierto que \ $ V_ {OUT} = V_ {DD} \ $.

Porque si no hay nada conectado a Vout, la resistencia del aire es aproximadamente 10 ^ 9Ω, por lo que forma un divisor resistivo con el aire. Incluso una resistencia de 1MΩ será insignificante en comparación con la del aire, la ecuación para un divisor de voltaje se ve así:

$$ \ frac {10 ^ 9} {10 ^ 9 + 10 ^ 6} = 0.999 $$

En cualquier situación, probablemente tengas algo más bajo que una resistencia de 1MΩ, por lo que ni siquiera notarás la caída de voltaje. Si lo mide con un medidor, también tendrá una impedancia alta, por lo que obtendrá un resultado similar.

Cuando el NMOS está apagado, la resistencia del NMOS es muy alta y la corriente es mucho menor. Puede pensar de forma intuitiva como si el transistor no estuviera presente en el circuito y, por lo tanto, puede pensar que se trata de un circuito abierto entre el suelo y el extremo de la resistencia.

De ahí que el circuito se convierta en algo así.

^{simular este circuito : esquema creado usando CircuitLab}

Como sabemos, no hay corriente en la resistencia , actúa como una pieza de cable normal , esencialmente en cortocircuito \ $ V_ {dd} \ $ y \ $ V_ {out} \ $. Esta es la razón por la que ves \ $ V_ {dd} \ $ en \ $ V_ {out} \ $ cuando el NMOS está apagado.

El circuito efectivo a carga cero se vuelve así

^{simular este circuito}

Nota: Los circuitos anteriores se dibujan solo para una comprensión intuitiva y, en realidad, una corriente muy pequeña fluye a través de la resistencia y el NMOS (que puede verse como una alta resistencia en lugar de un circuito abierto ) al suelo.

  

Pregunta: ¿Por qué V_out = V_dd cuando el transistor NMOS está apagado (es decir, cuando V_in < V_th)? Con el transistor apagado, parece que deberíamos ser capaces de ignorar esa parte del circuito y calcular V_out utilizando la ley de Ohm para predecir la caída de V_dd en la resistencia. ¿Por qué no es este el caso?

"Es el caso". Estás en lo correcto.

Excepto que no muestres carga para que un divisor de voltaje realice KVL, eso es todo.
Cuando MOSFET está desactivado y puede eliminarse.