¿Cuál sería el efecto de agregar longitudes pequeñas (~ 10 mm) de conductor entre los contactos y el zócalo de una CPU?

Su CPU tiene varios tipos de pines / señales:

• señales lentas como SMBUS, etc.

A estos no les importaría.

• Señales rápidas como PCI-Express, RAM, etc.

Todos estos utilizan líneas de transmisión, de terminación única o diferencial. Cualquier discontinuidad de la impedancia en la línea de transmisión crearía reflexiones de la señal y dañaría la integridad de la señal, por lo que necesitaría hacer un conector vertical con impedancia controlada. Esto se puede hacer (y está hecho ) pero involucrará piezas mecanizadas minúsculas de alta precisión y precios obscenos porque es un producto personalizado especial de muy bajo volumen. Sin mencionar cómo se manejaría la interferencia entre señales cercanas. Tal vez pequeños coaxiales pogo pines? Añade un cero extra al precio.

• Potencia / Tierra

Esto requiere una inductancia extremadamente baja que se logra al tener literalmente toneladas de pines. Aquí hay un pinout de CPU de PC aleatorio de las redes internas:

Amplíeloyobservetodoslospinesdesuministroytierra(cualquiercosaquecomiencecon"V"). Más de la mitad de los pines son de suministro y conexión a tierra, y esto aumenta el costo.

Agregar la inductancia (es decir, la longitud) degradaría la integridad de la potencia.

Estas son las razones por las que los zócalos de CPU de la placa base se sientan lo más bajo posible en la placa y mantienen las conexiones lo más cortas posible ...

Le recomiendo encarecidamente que encuentre una solución de refrigeración que no requiera esto. Es mucho más fácil mover el calor unos pocos mm (un calzo de cobre de 10 centavos hará el trabajo).

Esto aumentaría dramáticamente la inductancia asociada con cada conexión desde el PWB al chip. También aumentaría la interferencia entre las señales de datos en esas conexiones.

No afectaría (mucho) la capacidad del procesador para continuar realizando cálculos a tasas elevadas.

Pero todas las interfaces con el mundo exterior (por ejemplo, con la memoria y cualquier bus periférico como PCI) deberían reducirse considerablemente para que funcionen. Por ejemplo, en lugar de acceder a la RAM a 200 millones de transacciones por segundo, es posible que tenga que reducir la velocidad a 10 millones de transacciones por segundo o más lento. Y, por supuesto, los chips de memoria existentes no están diseñados para funcionar con esas tasas de acceso lentas.

Si puede reducir la velocidad de los bordes de salida (controladores de salida) en 10: 1, a unos 10 nanosegundos, y soldar condensadores de 0.1uF en todos los pares de VDD / RTN en esta MCU moderna, podría salirse con la suya.