Por favor, explícame el CMOS Inverter en la capa física intentando no involucrar fórmulas matemáticas. Sólo en términos de física. Principalmente, me pregunto cómo el mismo alto voltaje en las compuertas puede hacer que el nMOSFET conduzca y que el pMOSFET no conduzca. Supongo que NMOS está en modo de mejora y PMOS está en modo de agotamiento. Pero sé que está mal.
No, en CMOS, tanto el canal N como el MOSFET de canal P son tipos de mejora.
El canal N se mejora con el voltaje positivo en la compuerta con respecto a su fuente.
Sin embargo, el canal P está mejorado por el voltaje negativo en la compuerta con respecto a su fuente.
Por lo tanto
Eche un vistazo más de cerca al PMOSFET. ¿Nota algo diferente del NMOSFET?
...
Así es, la fuente está vinculada alto . Dado que V GS del PMOSFET debe ser más negativo para activarlo, estará encendido cuando el NMOSFET esté apagado y viceversa.
Estoy un poco confundido acerca de tu pregunta; ¡Quieres una explicación física, pero escribes un circuito! Así que hay dos niveles diferentes de abstracción: niveles físicos (bajo) y circuitos (alto). Entonces, permítame hacer una suposición de su conocimiento y, por supuesto, pedir una explicación si mis suposiciones son incorrectas.
Primero de todos ... Supongo que está buscando el vínculo entre los dos. En particular, debido a que pidió CMOS, asumo que desea conocer la ventaja física para usar la combinación de N-MOS y P-MOS, y también asumo que sabe cómo funciona físicamente el NMOS y el PMOS, por lo que está bien. sepa que puede considerar el NMOS y el PMOS como "conmutador": para NMOS, cuando Vgs está "alto", la corriente puede fluir desde la fuente hasta el drenaje, cuando Vgs está "bajo" no puede; viceversa para PMOS cuando Vgs está "alto", la corriente no puede fluir de la fuente al drenaje, si Vgs está "bajo" puede. Entonces, vamos a empezar.
El bheavior de CMOS para la puerta del inversor De la explicación anterior, debido a que la entrada está conectada tanto a la puerta de NMOS como a la de PMOS, usted entiende que solo uno de los dos dispositivos puede conducir. Si la entrada es "alta", el PMOS (pull up) se desconecta, y NMOS está en ON, por lo que la salida está directamente conectada a GND (nivel "bajo"). Viceversa, si la entrada está en el nivel "bajo", el NMOS (pull down) se desconecta y el PMOS está en ON, por lo que la salida está directamente conectada a Vdd (nivel "alto"). Este es el bheavior de un inversor. Para una discusión más detallada, tenga en cuenta que para la entrada utilicé "alto" y "bajo" pero no Vdd y GND de forma prospectiva. Esto se debe a que el voltaje en la compuerta de NMOS y PMOS puede ser inferior a Vdd (para NMOS) o superior a GND (para PMOS) y el bheavior no cambia. Este es el bheavior "regenerativo", y es extremadamente útil porque la entrada de este CMOS es el oput de una etapa previa, pero la señal ha viajado a través de una interconexión resistiva que ha degradado su nivel. Por otra parte, si el voltaje es demasiado bajo que Vdd o más alto que GND, el NMOS y el PMOS funcionan bien en la zona activa (se pueden usar como resistencias). Esta es una situación extremadamente no deseada porque hay un camino directo de Vdd a GND y tenemos un consumo de energía estático, que describiré en la siguiente sección.
El problema del consumo de energía estática El uso de la estructura CMOS está fuertemente vinculado al problema del consumo de energía estática. De hecho, puede imaginar una estructura más simple que tenga el inversor bheavior, pero use solo un MOS (NMOS o PMOS). Por ejemplo, en sus circuitos puede reemplazar el PMOS con una resistencia R; la salida se ubica como en la figura, entre la R y el drenaje de NMOS. Es muy sencillo explicar el comportamiento del inversor: si la entrada de NMOS es baja, NMOS está desactivada y, por lo tanto, la salida es alta (Vdd) porque no hay corriente y, por lo tanto, no hay caída de voltaje en R. Si la entrada es alta, El NMOS es un cortocircuito que conecta la salida a GND. En este caso, puede ver una ruta de corriente directa de Vdd a GND a través de R. Esta corriente produce un consumo de energía estático, "estático" porque está presente incluso cuando la señal es estacionaria. Cuando utiliza el CMOS, no hay consumo de energía estático: no hay una ruta directa de Vdd a GND porque NMOS y PMOS no están encendidos simultáneamente. Solo hay un pequeño consumo dinámico de energía porque, durante la transición de la señal, durante un pequeño período de tiempo, el PMOS y el NMOS están en la región lineal de forma simultánea y luego hay una ruta directa de Vdd a GND. La reducción del consumo de energía estática es un tema principal en el diseño del circuito integrado.
Profundamente dentro de la lógica bheavior Si desea comprender mejor el inversor CMOS, ¡no debe considerar UN inversor CMOS! Esto se debe a que en la red lógica hay "cadena de inversores". Toda la puerta lógica (AND, OR ecc) se obtiene a partir del inversor CMOS, con pocas modificaciones (agregando un NMOS o PMOS). Debido a que cada circuito lógico está compuesto por una cascada de puertas lógicas, puede considerar el caso general de un inversor que acciona otro. Por ejemplo, previamente hablo sobre el consumo de energía estática. Si toma un inversor CMOS y pone una resistencia en la salida, por supuesto que tiene un consumo de energía estático, pero el circuito que se ha dado cuenta es inútil. Si coloca otro inversor CMOS en la salida, el consumo de energía estática sigue siendo cero porque la compuerta del CMOS no absorbe la corriente. Incluso este circuito, de esta manera, es inútil (dos inversores en cascada), pero hay que imaginar que esto es solo un subconjunto, para Aprendizaje de propósito, de una situación más compleja, porque como dije, la otra puerta lógica son modificaciones del CMOS. inversor.
Los inversores CMOS también pueden usarse como amplificadores lineales. En este caso, el dispositivo está sesgado en la entrada con un voltaje de CC de la aplicación. Al 50% de la tensión de alimentación. Entonces, el transistor superior actúa como una resistencia de carga de alta resistencia. Esto se puede verificar fácilmente usando las características de salida de ambas unidades en un diagrama común, vea aquí:
Aquí se puede ver una entrada-salida de la curva de transferencia correspondiente:
Normalmente, cuando el voltaje de la compuerta es negativo con respecto a la fuente, un PMOS se enciende o podemos decir que la corriente fluye desde la fuente hasta el drenaje si se aplica Vds. Lo mismo ocurre con el NMOS cuando la tensión de la compuerta es positiva con respecto al terminal de la fuente . Al considerar el circuito de un inversor cuando la entrada es lógica 1, NMOS se enciende y PMOS se apaga. Por lo tanto, la línea de salida se conecta a GND, que normalmente es de 0 V para circuitos digitales. Cuando la entrada es lógica 0, PMOS se enciende y NMOS gira OFF. Así, la línea de salida se conecta a VDD, que es de + 5V para circuitos digitales. La ventaja de este circuito es que los circuitos CMOS consumen energía solo cuando se cambian.
Lea otras preguntas en las etiquetas cmos