Me refiero a la siguiente AppNote de TI. ¿Cuál es el propósito de los transistores Q3 y Q2? ¿Es para que el PFET se "apague" cuando el controlador no lo enciende?
Gracias AJ
No estoy seguro, pero parece que se usan para apagar la Q1 rápidamente. Sigue mi razonamiento y ve si tiene sentido para ti.
En primer lugar, debe consultar la hoja de datos del chip controlador BQ2031 . Describe las operaciones del chip y dice que su pin MOD es la salida PWM que permite controlar el ciclo de carga a través de (finalmente) Q1.
En la página 10 verá la fórmula para la frecuencia de operación, que dependerá del valor de C12 (vea el esquema completo en la nota de la aplicación): 1000pF = 1nF establece la frecuencia en 100kHz, es decir, un período de 10us. Esto es importante porque a esa frecuencia C4 puede considerarse un cortocircuito: de hecho, cuando MOD es BAJA y Q4 + Q5 están apagadas, las cargas de C4 a través de R4, la base de Q2, R6 y R21 (entonces alcanzamos la salida que está en tierra para el señal): un total de ~ 40kOhm. Esto hace que una constante de tiempo RC de C4 x 40kOhm = ~ 40us, mucho más larga que el período PWM (la descarga sigue un camino diferente, pero la resistencia vista por C4 es similar).
Por lo tanto, podemos considerar que C4 es un corto para la señal PWM. Así que podemos ver que Q2 y Q3 tienen una función complementaria relativa a Q4 + Q5: estos últimos activan Q1 al cambiar su puerta a tierra, mientras que Q2 + Q3 apagan Q1 al cambiar su puerta a "+" (y descargar su puerta capacitancia rápidamente).
El hecho de que Q2 y Q3 tengan los mismos números de parte que Q5 y Q4 (respectivamente) puede verse como una pista de su acción complementaria.
En conjunto, la red de Q2, Q3, Q4, Q5, R4, R6, R7, R8, R22, C4 y D2 son lo que se denominaría un circuito de control de puerta . El propósito de tal circuito es evidente en su nombre; en este caso, es para cambiar el PFET Q1 controlando la carga y descarga de su capacidad de la fuente de la puerta. Tanto Q2 / Q3 como Q4 / Q5 están conectados como un Sziklai Pair para lograr una mayor ganancia actual. (Cuanto mayor sea la capacidad actual de abastecimiento y hundimiento, más rápido podrá cargar y descargar los Cgs del FET).
El par Q4 / Q5 actúa para activar el FET (cobra Cgs), y Q2 / Q3 actúa para apagar el FET (descarga Cgs).
Lea otras preguntas en las etiquetas transistors digital-logic mosfet circuit-analysis