consideraciones de diseño de la tarjeta MCU

  

¿Es suficiente colocar solo un capacitor de 10uF / 6.3V (tántalo) a granel, en lugar de 4 de ellos? Estos pequeños buggers son bastante caros

Depende de las necesidades actuales del chip, pero no tiene que usar tantalio ... Puede usar cerámicos de 10 µF o aluminio electrolítico, orificio pasante o SMD, aunque serán más altos que los tántalos, por lo que puede ser un problema.

  

¿Está bien colocar huellas debajo de un cristal?

Es ... meeehhhh ....

Si tiene poco espacio, ¿por qué no usa un cristal SMD en su lugar?

  

El dsPIC tiene pines de fuente de alimentación en los 4 lados. ¿Está bien conectar estos pines debajo del microcontrolador?

GND va a su plano de tierra.

Puede usar trazas para VCC, es aconsejable colocar una tapa de desacoplamiento en cada pin de alimentación. Pueden estar bajo el tablero.

  

Planeo usar una combinación de condensadores cerámicos de 100 nF / 1uF entre Vdd y Vss, colocados en una capa inferior. ¿Es suficiente usar una sola pai?

¿Es este un proyecto personal? Si es así, no estás tratando de ahorrar 10 centavos. Coloque 1µF MLCC en cada pin de potencia y olvídese de los 100nF. El ESL de 0805 tapas varía muy poco con la capacitancia, por lo que 100nF solo sería interesante si permitiera un paquete mucho más pequeño, lo que no importa de todas formas, ya que el ESL de los pines de su chip es alto. Entonces, solo coloque una tapa de 1µF en cada pin ...

Compruebe la estabilidad de su LDO con las mayúsculas elegidas.

Y ... Agregue unos cuantos pines GND en cada conector. Al igual que 4 por lado al menos. Esto debería evitar que su módulo se convierta en una antena si lo monta en un mezzanine en otra placa.

Hace unos años diseñé una tabla casi idéntica. Hay un número de cosas que realmente no me gustan con ese diseño antiguo (como las huellas de cristal), así que no lo critique.

Tenía un condensador de 100 nF en cada pin Vdd más un solo 10 µF para todo el chip (más, por supuesto, uno para Vcap). Todos mis capacitores estaban directamente debajo del chip en el reverso, y usé todos los MLCC, aunque las huellas que elegí para los capacitores de 10µF se acomodarían al tantalio si fuera necesario.

Como puede ver, los rastros de potencia van directamente debajo del chip para luego pasar directamente a los capacitores de 100 nF. Esos capacitores se alimentan directamente desde el condensador del depósito de 10µF.

A menos que sepa la corriente de pico y el voltaje de ondulación de cada lado del chip, el tiempo de respuesta remota y el tiempo de respuesta de desacoplamiento local, ¿por qué adivinar?

Depende si 48kHz clk y bus drive sincronizan picos de corriente.

Sugieren 10uF < 5 Ohm ESR en cada lado.

Búsqueda rápida encontré dos no demasiado caros? Para ESR * C = 20us constante de tiempo de almacenamiento (en realidad el 10% de esto para un 6% de hundimiento)

• TPSA106M006R1500 $ 0.30 cortar cinta 500 opc
• TPSA106K006R1500 $ 0.1128 2k carrete

sí agrega C pequeñas para la parte inferior de la ESR

Xtal ... depende de la precisión que necesite, ruido de fase.

• el soporte de 3 conductores puede causar cortocircuitos si está al ras con la placa, también en el TH XTAL no se recomienda la tensión del plomo en Xtal a menos que MFG lo apruebe. Use un espaciador de calce suave.

También venden las calzas.

  

Tampoco corte los cables XTAL con cortes instantáneos, use cortes cortantes, ya que las ondas de choque mecánicas pueden estresar a Xtal y serían rechazadas por los estándares de la NASA, así que preste atención también a 350 ° C como máximo. durante 3 seg. máx. para soldadura manual.

  

(tablero de dos capas)

Solo 2 capas para un QFP de 64mm de 0,5 pines no es una idea brillante. Difícil de enrutar las señales y mucho más difícil obtener una distribución del terreno decente. Se puede hacer, pero considere 4 capas para un diseño profesional.

  

¿Es suficiente colocar solo un capacitor de 10uF / 6.3V (tantalio) a granel, en lugar de 4 de ellos?

Debe consultar el manual de MCU sobre las recomendaciones de valores de capacitancia. Por lo general, es alrededor de 100nF en lugar de 10uF. Sin embargo, debe tener un solo 10uF en la entrada de suministro. No tiene que usar tantalio, use tapas de cerámica SMD.

La recomendación es tener una tapa de desacoplamiento por pin de suministro. Entonces, si tiene 4 clavijas de suministro, debería tener 4 tapas de desacoplamiento. Obviamente, las tapas de desacoplamiento deben estar lo más cerca posible de los pines de suministro o, de hecho, no tiene sentido tener varios de ellos. El diseño de las tapas en esa imagen es horrible.

  

¿Está bien colocar huellas debajo de un cristal?

Yo evitaría eso. Coloque también el cristal lo más cerca posible de las clavijas. ¿Por qué no estás usando un cristal SMD? Además, HC49 ya no es necesariamente el paquete más barato, puede haber paquetes más pequeños que cuestan lo mismo pero que ocupan menos espacio.

Dependiendo del tipo de oscilador, querrás tener algunos otros pasivos allí también.

  

El dsPIC tiene pines de fuente de alimentación en los 4 lados. ¿Está bien conectar estos pines debajo del microcontrolador?

Probablemente, es más importante mantener los motivos separados. Al menos debe mantener separados los analógicos y los digitales. En general, el diseño del suelo será el más importante aquí. Si tiene 4 capas con una capa de base separada, será ideal.

En general, compruebe los pines especiales: filtros PLL, pines ADC, pines de interfaz de programación, etc. En particular, el pin de reinicio. ¿Hay necesidad de un pull-up externo allí? Y también va a necesitar un límite, compruebe si el manual tiene una recomendación (de lo contrario, manténgalo pequeño, 100pF).

La teoría dice: no está bien.
Y prácticamente, si su tablero es para experimentos & Aprendiendo, está bien tener pistas de esa manera.
Pero, mi teoría de la vida dice, ¿por qué conformarse con un compromiso? Trabaja duro y sale, no tengas pistas debajo del IC.