Voy a utilizar un JFET de canal N como un interruptor normalmente encendido. Me pregunto si causaría algún problema en la confiabilidad a largo plazo si la unión PN estuviera sesgada hacia adelante. En otras palabras, se consideraría un diseño confiable si permitiera que el voltaje de la compuerta sea mayor que el voltaje de la fuente durante un tiempo (*) durante la operación, siempre que la corriente que fluye hacia el pin de la compuerta esté limitada mucho menos que el máximo absoluto de La corriente de la puerta delantera, Igf? Igf < 50mA se especifica para MMBFJ201 , el que estoy tratando de usar.
(*: Aproximadamente 2 segundos de Vgs > 0 por cada 30 minutos de operación)
El esquema de mi circuito es: